在網(wǎng)上好多VGA的 控制代碼~~
HDMI 的 都找不到啊 不應(yīng)該都是開源的嗎？
哪位大神愿意的話 分享下 謝謝了~~
pcanxing@16
2013年03月25日 17:51
下面是CRC校驗(yàn)碼產(chǎn)生程序，求大神解釋它是怎么實(shí)現(xiàn)他的功能的。我研究兩天了都沒搞明白。
module CRC16_SER(
Reset,Gclk,Soc,Data_in,Crc_out);
input Reset,Gclk,Soc,Data_in; ...
2013年03月15日 10:34
大家好，我最近在做FPGA控制的應(yīng)用，但是仿真方面，做的都是MATLAB、FPGA 的獨(dú)立仿真，不能有效檢驗(yàn)FPGA 的控制效果，看到有matlab 里有LINK FOR MODELSIM 模塊，不知道這個好不好做，最好是能 ...
小弟使用xilinx spartan-6系列的FPGA芯片實(shí)現(xiàn)輸入信號的延時，調(diào)用IODELAY2時出現(xiàn)布線問題，代碼如下，望大神指點(diǎn)一二�。�
module delay(rst,datain,dataout);
input datain,rst;
output d ...
我剛學(xué)FPGA，以前學(xué)的是自動化，打算用fpga做智能控制這個方向，請教各位分析一下這個選擇怎么樣？
2013年01月27日 19:28
如何把matlab中關(guān)于圖像處理的程序轉(zhuǎn)換到quartus2中
2013年01月08日 18:07
最近做一個RISC CPU，用Quartus編譯時報錯：
Error: Project requires 7 Embedded Array Blocks for RAM, but the selected device can contain only 6 EABs
我想問下，這種錯誤是由于什么 ...
如何在FPGA里面實(shí)現(xiàn)卡爾曼濾波算法？？
2012年12月09日 19:04
基于Verilog的串口調(diào)試，在Modelsim中仿真正常，但在FPGA開發(fā)板上用串口調(diào)試助手調(diào)試沒反應(yīng)，麻煩高手指教一下。萬分感謝！
頂層文件
module ckdcwj(rst,clk,rxd,txd,data1,nclk);
input r ...
vcc是我設(shè)置的一個固定電平，q1是用用計數(shù)器+rom產(chǎn)生的正弦波，alb是vcc和q1經(jīng)過比較器后的輸出波形,q1
2012年11月21日 17:06
調(diào)用時出現(xiàn)下面對話框，什么原因
2012年11月07日 10:21
