Error: Current license file does not support the EP2C8Q208C8 device
9.0sp2是這問題，11.0sp1也是這問題...何解？
2012年10月27日 22:34
請問各位大蝦————DE2中RJ45INTLED在DM9000A和FPGA之間的作用是什么？詳細(xì)點
2012年10月14日 22:33
下載程序時AS 能下載進(jìn)去（下載校驗都成功） 。但FPGA沒任何反應(yīng)，用JTAG 會報錯ERROR:can't access JTAG chain求助大神
2012年10月10日 09:41
某次不小心點了打印...結(jié)果，之后...點一次工程文件就彈出一次，沒法工作了啊�。∮腥酥涝趺唇鉀Q么...QAQ
2012年09月28日 14:13
同事搞FPGA，他頭一次搞，讓我?guī)退x一款SRAM。
條件是容量1M以上，串行的，速度20~30M。
我是搞單片機(jī)的，沒選過SRAM。請高手幫忙，選一款。
謝謝！
2012年09月27日 17:15
各位大俠：
我有一個程序，輸入頻率為1kHz,另有兩個輸入口接了撥碼開關(guān)（撥碼開關(guān)ON接地，OFF懸空）。通過輸入"00","01","10","11"來讓輸出口輸出500Hz,250Hz,125Hz,67.5Hz。
library ...
各位大俠，我遍了個程序，達(dá)到的目標(biāo)是：第一部分將輸入的1KHz分頻為1Hz；第二部分是通過按鍵按一下，將輸入的1KHz變?yōu)?50Hz，再按下，變?yōu)?25Hz。
Library IEEE;
Use IEEE.Std_logic_1164.al ...
各位大俠，我編了個程序，按鍵按一下，輸入信號放大一倍，再按，再放大，一直到64倍。按另外一個按鍵，輸出信號變零。
library IEEE;
use IEEE.std_logic_1164.all;
use IEEE.std_logic_arit ...
在寫RTL代碼時，如果用到減法，是直接用減，還是把減數(shù)取反加一再用加法？這兩種寫法綜合之后會有什么區(qū)別？
2012年09月12日 21:58
綜合之后是不是可以看到門級電路？這已經(jīng)是最低的一級了嗎？那門電路又是由什么組成的，在數(shù)字電路書上看到的是由一些二極管、電阻之類的？那在FPGA里又是由什么組成的，還是就不用管了，只要到 ...
2012年08月16日 21:24
這是我的代碼，目的是設(shè)計一個同步捕獲的計數(shù)器用來測頻，大家看看能行嗎
我就是第三個always弄不清楚，編碼是發(fā)生在fre1的上升沿，還是說在clk的上升沿就發(fā)生，計數(shù)清零又是發(fā)生在什么時候 ...
我現(xiàn)在有兩個clk：clk1和clk2，都是100mhz，我使用bufgmux進(jìn)行全局時鐘的切換，但是不能夠熱插拔（clk1是永遠(yuǎn)存在的；clk2優(yōu)先級高于clk1，當(dāng)程序運行正常后，拔掉或者插上clk2程序?qū)⑺赖�；但�?...
2012年08月13日 10:40
