|
近日，臺積電宣布其2納米（nm）先進制程工藝已成功進入試產(chǎn)階段，并取得了令人矚目的成果。據(jù)供應(yīng)鏈消息透露，臺積電在新竹縣寶山工廠進行的2nm工藝試產(chǎn)工作中，良品率已超過60%。 此次試產(chǎn)的2nm工藝是臺積電在半導(dǎo)體制造技術(shù)領(lǐng)域的又一里程碑。相較于前代3nm制程，全新的2nm工藝在性能上預(yù)計將有10%至15%的提升，同時在保持同等性能的前提下，功耗可降低30%。這一顯著的進步得益于臺積電在晶體管架構(gòu)、材料科學(xué)以及生產(chǎn)工藝等方面的持續(xù)創(chuàng)新和優(yōu)化。 在半導(dǎo)體行業(yè)中，良品率是衡量芯片生產(chǎn)質(zhì)量的重要指標(biāo)之一，它直接決定了芯片的成本和供應(yīng)穩(wěn)定性。臺積電此次2nm工藝試產(chǎn)的良品率超過60%，這一數(shù)據(jù)不僅超出了公司內(nèi)部預(yù)期目標(biāo)，也遠超行業(yè)平均水平。這一高良品率不僅有助于降低生產(chǎn)成本，提升生產(chǎn)效率，更為臺積電在全球半導(dǎo)體市場的競爭力注入了強勁動力。 據(jù)了解，臺積電在2nm制程節(jié)點采用了先進的Gate-all-around FETs（GAAFET）晶體管架構(gòu)，并結(jié)合了一系列創(chuàng)新技術(shù)，如NanoFlex等，為芯片設(shè)計人員提供了更多的設(shè)計靈活性。這些技術(shù)創(chuàng)新不僅提升了芯片的性能和功耗表現(xiàn)，還為現(xiàn)代CPU、GPU和SoC設(shè)計提供了更大容量的緩存，從而在處理大批量數(shù)據(jù)時能夠顯著提高數(shù)據(jù)處理速度。 臺積電表示，盡管目前2nm工藝仍處于試產(chǎn)初期階段，但一切都按計劃穩(wěn)步進行。公司預(yù)計在未來一段時間內(nèi)，將進一步提升良品率，并加快2nm產(chǎn)線的建設(shè)，以滿足市場對2nm工藝技術(shù)的強勁需求。根據(jù)臺積電的計劃，2nm工藝預(yù)計將于2025年下半年進入量產(chǎn)階段，客戶最快在2026年前就能收到首批采用2nm工藝制造的芯片。 |
