色偷偷偷久久伊人大杳蕉,色爽交视频免费观看,欧美扒开腿做爽爽爽a片,欧美孕交alscan巨交xxx,日日碰狠狠躁久久躁蜜桃

x
x

Candence NC-Verilog simulator tutorial

發(fā)布時(shí)間:2012-3-19 22:33    發(fā)布者:諸葛孔明
關(guān)鍵詞: candence , simulator , tutorial , verilog
這個(gè)手冊將向你介紹使用NC-Verilogsimulator和SimVision。
本文使用的是一個(gè)用Veilog硬件編程語言編寫的一個(gè)飲料分配機(jī),通過這個(gè)例子你將學(xué)會:
·編譯Verilog源文件,描述設(shè)計(jì),在NC-Launch(用于管理你的大型設(shè)計(jì)的圖形交互接口)上進(jìn)行設(shè)計(jì)的仿真。NCLaunch幫助你配置和啟動(dòng)編譯器,描述器和仿真器。當(dāng)然你還可以在NCLaunch上運(yùn)行像SDF compiler,HDL Analysis and Lint,
CodeCoverage Analyzer, NCBrowse, and Comparescan.之類的工具。
·在SimVision分析環(huán)境下進(jìn)行對設(shè)計(jì)中的問題的調(diào)試。
SimVision是一個(gè)candence 仿真器統(tǒng)一的圖形化的調(diào)試環(huán)境。SimVision可以用于調(diào)試用verilog,vhdl,SystemC或者它們混合寫成的數(shù)字,仿真,或數(shù);旌電路的設(shè)計(jì)。
你可以在以下幾種模式運(yùn)行SimVision:
·Simulate模式
在Simulate模式下你可以實(shí)時(shí)的看到仿真的數(shù)據(jù)。也就是說,你可以在仿真仿真的過程中就進(jìn)行數(shù)據(jù)的分析。你可以通過對設(shè)計(jì)設(shè)置斷點(diǎn)和分步來達(dá)到控制仿真的。
為了幫助你追蹤整個(gè)仿真過程,SimVision提供了幾個(gè)工具:
·控制臺窗口  Console Window
·源瀏覽器    Source Browser
·設(shè)計(jì)瀏覽器  Design Browser
·循環(huán)閱讀器  Cycle Viewer
·原理圖追蹤    Schematic Tracer
·信號流瀏覽器 Signal Flow Browser
·波形窗口    Waveform Window
·寄存器窗口  Register Window
這些窗口之間是連接了的,所以如果你在一個(gè)窗口中選中了一個(gè)對象,那么在其它窗口中也會被選中。

·Post-processingenvironment (PPE)模式
在PPE模式下,對仿真結(jié)果數(shù)據(jù)的分析是在仿真過程結(jié)束了后進(jìn)行的。除了仿真器之外,你能訪問所有的SimVision的工具。就像Simulator模式中一樣,這里所有的窗口也是連接了的,你在一個(gè)窗口中選擇了的目標(biāo)也會在其它窗口中選中。要在PPE模式下運(yùn)行,你必須先對設(shè)計(jì)進(jìn)行仿真,然后把仿真的資料存到一個(gè)文件中,你可以隨時(shí)從simulation模式切換到PPE模式,但是不能在PPE模式切換到simulation模式中去。
本指南將向你介紹SimVision的主要幾個(gè)工具:
控制臺Console window:
Console window允許你輸入tcl仿真的命令和SimVision的命令。
Design Browser:
    Design Browser讓你進(jìn)入設(shè)計(jì)的各層,以及信號和變量的數(shù)據(jù)庫。
Register window:
     Register window讓你可以使用一個(gè)開放式的圖形編輯器來定義一些記錄簿,每個(gè)都包含了一個(gè)自定義的仿真數(shù)據(jù)的觀點(diǎn)。
Signal Flow Browser:
    Signal Flow Browser讓你追蹤信號的變化。
Source Browser:
    Source Browser讓你可以看到設(shè)計(jì)的源代碼。
Waveform window:
    Waveform window把仿真的資料在X-Y坐標(biāo)系里面描繪出來。數(shù)據(jù)通常被顯示為值和時(shí)間的關(guān)系,但是它也可以是已經(jīng)記錄下了的數(shù)據(jù)。

下載: Candence NC-Verilog simulator tutorial.rar (783.72 KB)
本文地址:http://m.54549.cn/thread-87513-1-1.html     【打印本頁】

本站部分文章為轉(zhuǎn)載或網(wǎng)友發(fā)布,目的在于傳遞和分享信息,并不代表本網(wǎng)贊同其觀點(diǎn)和對其真實(shí)性負(fù)責(zé);文章版權(quán)歸原作者及原出處所有,如涉及作品內(nèi)容、版權(quán)和其它問題,我們將根據(jù)著作權(quán)人的要求,第一時(shí)間更正或刪除。
rinllow6 發(fā)表于 2012-3-20 22:46:19
謝謝!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!
cool_clf 發(fā)表于 2014-3-10 21:54:20
非常感謝啦。。。。。!
FinFET 發(fā)表于 2014-10-22 22:18:31
非常好的資料
jimcmwang 發(fā)表于 2015-3-31 17:32:32
   Candence NC-Verilog simulator tutorial.rar (783.72 KB, 下載次數(shù): 47)
孑乀 發(fā)表于 2016-9-14 20:39:06
隨便百度都比這好
您需要登錄后才可以發(fā)表評論 登錄 | 立即注冊

相關(guān)視頻

關(guān)于我們  -  服務(wù)條款  -  使用指南  -  站點(diǎn)地圖  -  友情鏈接  -  聯(lián)系我們
電子工程網(wǎng) © 版權(quán)所有   京ICP備16069177號 | 京公網(wǎng)安備11010502021702
快速回復(fù) 返回頂部 返回列表