|
verilog快速掌握新版 簡介 VerilogHDL作為一種硬件描述語言是我們在學習FPGA時所必須掌握的工具之一。雖然Verilog HDL的最大優(yōu)點是易學易用，但是由于其語法較為自由，因此初學者在使用的過程中容易犯一些錯誤。 明德?lián)P至簡設計法由擁有多年FPGA代碼編寫經驗的潘文明老師首創(chuàng)，不僅能讓初學者在短時間內掌握Verilog語言，而且編寫出的代碼簡潔無冗余、準確度高。我們將通過一系列案例，讓您得到關于Verilog的高效點撥。 01 D觸發(fā)器及代碼 本視頻講述了編寫FPGA程序最重要的基礎——D觸發(fā)器。很多同學覺得要把數字電路基礎學完，才能學習FPGA。實際上，很多知識是不需要用到的，我們只要清楚D觸發(fā)器就足夠了。大家通過學習本視頻之后便可以開始著手寫代碼，無需再浪費大量的時間去學習理論知識，實踐才能出真知！ 02 FPGA設計思維 什么是FPGA設計思維呢？本視頻可以告訴你，教您區(qū)別、理解硬件思維和軟件思維的不同，讓你全方位掌握FPGA的設計思路。 03 我們的第一個設計 當你看到一個項目要求之后，如何設計呢？也許你自己感覺已經懂了，于是在模模糊糊的情況下就開始寫代碼，沒有清晰步驟，最后需要反復打補丁才完成？ 本視頻通過一個簡單的例子告訴你如何正確地設計，手把手教你設計的思路、過程。 04 我們的第一個設計思路 明德?lián)P根據多年項目和培訓經驗，總結和制定了一套科學嚴謹的計數器規(guī)則。只要按照我們的“計數器架構八步法”，一步步考慮你的設計，就完全不存在無思路、無從下手的問題。本視頻主要通過一個案例來闡述明德?lián)P“計數器架構八步法”如何實現(xiàn)代碼的全過程，即便您是Verilog初學者，也能快速掌握。 05 第一個設計語法總結 如今市面上有不少關于Verilog語法的書籍，但實際上我們常用的語法并不多，如果花費大量的時間和精力去鉆研全部的語法，那么這顯然是不明智的做法。本課程所介紹的語法，可以覆蓋絕大部分的應用，而且完全不影響設計效率。我們視頻通過總結一些基本的語法應用，讓您掌握至簡設計法的精髓，幫助您在以后的學習中打下堅實的基礎。 06 我們的第二個設計——串口 本視頻介紹的是串口的發(fā)送模塊的練習要求，讓您在實踐中掌握至簡設計法的精髓。 |
