色偷偷偷久久伊人大杳蕉,色爽交视频免费观看,欧美扒开腿做爽爽爽a片,欧美孕交alscan巨交xxx,日日碰狠狠躁久久躁蜜桃

x
x

Verilog

在電子設(shè)計(jì)自動(dòng)化行業(yè)中,Verilog是一種硬件描述語(yǔ)言,可以用它來(lái)對(duì)電子系統(tǒng)進(jìn)行描述。Verilog是電氣電子工程師學(xué)會(huì)(IEEE)標(biāo)準(zhǔn)之一。

Verilog能夠在多種抽象級(jí)別對(duì)數(shù)字邏輯系統(tǒng)進(jìn)行描述:既可以在開(kāi)關(guān)級(jí)、邏輯門(mén)級(jí)進(jìn)行描述,也可以在寄存器傳輸級(jí)對(duì)電路數(shù)據(jù)流、行為進(jìn)行描述。除了對(duì)電路的邏輯功能進(jìn)行描述,Verilog代碼還能夠被用于邏輯仿真、邏輯綜合,其中后者可以把寄存器傳輸級(jí)的Verilog代碼轉(zhuǎn)換為邏輯門(mén)級(jí)的網(wǎng)表,從而方便在現(xiàn)場(chǎng)可編程邏輯門(mén)陣列上實(shí)現(xiàn)硬件電路,或者讓硬件廠商制造具體的專(zhuān)用集成電路。設(shè)計(jì)人員還可以利用Verilog的擴(kuò)展部分進(jìn)行模擬電路和混合信號(hào)集成電路的設(shè)計(jì)。

Verilog相關(guān)文章更多>>

Verilog視頻更多>>

關(guān)于我們  -  服務(wù)條款  -  使用指南  -  站點(diǎn)地圖  -  友情鏈接  -  聯(lián)系我們
電子工程網(wǎng) © 版權(quán)所有   京ICP備16069177號(hào) | 京公網(wǎng)安備11010502021702
返回頂部