Verilog HDL中的組合邏輯設(shè)計(jì)方法【視頻教程】

發(fā)布時(shí)間：2012-3-20 08:56 發(fā)布者：諸葛孔明

關(guān)鍵詞： HDL , verilog , 視頻 , 組合邏輯

Verilog視頻教程：Verilog HDL中的組合邏輯設(shè)計(jì)方法

下載：

Verilog HDL中的組合邏輯設(shè)計(jì)方法.rar (8.5 MB)

本文地址：http://m.54549.cn/thread-87518-1-1.html 【打印本頁(yè)】

本站部分文章為轉(zhuǎn)載或網(wǎng)友發(fā)布，目的在于傳遞和分享信息，并不代表本網(wǎng)贊同其觀點(diǎn)和對(duì)其真實(shí)性負(fù)責(zé)；文章版權(quán)歸原作者及原出處所有，如涉及作品內(nèi)容、版權(quán)和其它問題，我們將根據(jù)著作權(quán)人的要求，第一時(shí)間更正或刪除。