色偷偷偷久久伊人大杳蕉,色爽交视频免费观看,欧美扒开腿做爽爽爽a片,欧美孕交alscan巨交xxx,日日碰狠狠躁久久躁蜜桃

x
x

星嵌OMAPL138+國產(chǎn)FPGA工業(yè)開發(fā)板 中科億海微 EQ6HL45系列FPGA 替代spartan-6

發(fā)布時間：2023-10-12 20:22    發(fā)布者：CoreKernel
關(guān)鍵詞： 國產(chǎn)FPGA , OMAPL138 , C6748 , EQ6HL45 , SPARTAN-6
1 評估板簡介
  • 基于TI OMAP-L138（定點/浮點DSP C674x+ARM9）+ FPGA處理器的開發(fā)板；
  • OMAP-L138是TI德州儀器的TMS320C6748+ARM926EJ-S異構(gòu)雙核處理器，主頻456MHz，高達(dá)3648MIPS和2746MFLOPS的運算能力；
  • FPGA采用中科億海微eHiChip 6家族EQ6HL45系列芯片，或Xilinx Spartan-6系列芯片XC6SL16，可升級至XC6SL45。（億海芯EQ6HL45 CSG324 pin-to-pin  Xilinx Spartan-6系列XC6SLX9、XC6SLX16、XC6SLX25、XC6SLX45）；
  • TI OMAP-L138作為主處理器，實現(xiàn)操作系統(tǒng)運行、算法處理、指令控制等功能；
  • FPGA作為協(xié)處理器，實現(xiàn)并行采集、外部信號處理、接口轉(zhuǎn)換等功能；
  • OMAP-L138和FPGA通過EMIF、SPI或UPP等接口通信，通信速度可高達(dá)228MByte/s；
  • 開發(fā)板引出豐富的外設(shè)，包含1路CAN、2路RS485（其中1路RS485/422復(fù)用)、2路RS232、2路網(wǎng)口（1路百兆、1路千兆）、1路ADC、2路DAC、數(shù)碼管、SATA、TF/SD、USB OTG、4個USB 1.1 HOST、UART、RTC、LCD等接口，同時也引出MCASP、MCBSP、uPP、SPI、EMIFA、I2C等接口，方便用戶擴(kuò)展。

圖1 OMAP-L138 + EQ6HL45系列
圖2 OMAP-L138 + Spartan-6

圖3 核心板背面圖

圖4 L138 + EQ6HL45正面圖

圖5 L138 + Spartan-6正面圖

圖6 開發(fā)板正面圖
圖7 開發(fā)板側(cè)視圖
圖8 開發(fā)板側(cè)視圖
圖9 開發(fā)板側(cè)視圖
圖10 開發(fā)板側(cè)視圖
XQ138F-EVM是廣州星嵌電子科技有限公司基于SOM-138F核心板（OMAP-L138+FPGA）開發(fā)的DSP+ARM+FPGA三核開發(fā)板，采用沉金無鉛工藝的4層板設(shè)計，它為用戶提供了SOM-XQ138F核心板的測試平臺，用于快速評估SOM-XQ138F核心板的整體性能。
SOM-XQ138F引出CPU全部資源信號引腳，二次開發(fā)極其容易，客戶只需要專注上層應(yīng)用，大大降低了開發(fā)難度和時間成本，讓產(chǎn)品快速上市，及時搶占市場先機(jī)。
不僅提供豐富的Demo程序，還提供詳細(xì)的開發(fā)教程，全面的技術(shù)支持，協(xié)助客戶進(jìn)行底板設(shè)計、調(diào)試以及軟件開發(fā)。用戶可以進(jìn)行項目前期的驗證和評估，也可以直接用來開發(fā)自己的產(chǎn)品。
2 典型應(yīng)用
圖像處理設(shè)備
工業(yè)控制       
智能電力系統(tǒng)       
手持檢測儀器
音視頻數(shù)據(jù)處理
高精度儀器儀表
數(shù)據(jù)采集處理顯示系統(tǒng)
中高端數(shù)控系統(tǒng)
通信設(shè)備       
醫(yī)療電子設(shè)備
慣性制導(dǎo)...
3 軟硬件參數(shù)
圖11 開發(fā)板硬件資源框圖
圖12 OMAP-L138資源圖
圖13 Xilinx Spartan-6 FPGA基礎(chǔ)參數(shù)
圖14 億海神針系列FPGA產(chǎn)品表
圖15 億海芯系列FPGA的基礎(chǔ)參數(shù)
3.1 硬件性能
表1
CPU
TI OMAPL138(TMS320C6748+ARM926EJ-S)，頻率最高達(dá)456M
FPGA（2選1）
（Pin-To-Pin)
中科億海微eHiChip 6家族EQ6HL45LL-2CSG324G
或Xilinx Spartan-6系列XC6SLX16/XC6SLX45
內(nèi)存RAM
128MB工業(yè)級DDR2(256MB可選)
存儲ROM
512MB工業(yè)級NAND FLASH，用于DSP存儲
64Mb工業(yè)級SPI FLASH，用于FPGA配置
2個80pin 0.5mm間距的母座，2個80 pin 0.5mm間距的公座
DSP仿真器接口
1個14Pin JTAG接口
FPGA調(diào)試接口
1個14Pin JTAG接口
SATA接口
1個7pin SATA硬盤接口
RJ45網(wǎng)口
OMAPL138端1個10/100M bps自適應(yīng)RJ45網(wǎng)絡(luò)接口
FPGA端1個10/100/1000M bps自適應(yīng)RJ45網(wǎng)絡(luò)接口
RTC
1個RTC供電座，使用3.3V紐扣電池供電
按鍵
1個DSP復(fù)位按鍵
2個DSP GPIO按鍵
2個FPGA IO按鍵
顯示
1個LCD觸摸屏接口，0.5mm間距，40Pin
啟動設(shè)置
1個5bit的撥碼開關(guān)，用于OMAPL138啟動選擇
USB
4個USB 1.1 HOST接口，通過USB HUB擴(kuò)展實現(xiàn)
1個USB 2.0 OTG接口
UART
RS232
1個DSP RS232電平的串口，DB9母座
1個FPGA RS232電平的串口，DB9母座
RS485/422
1個DSP RS485/422電平的串口（復(fù)用）
1個FPGA RS485電平的串口
CAN
1個FPGA CAN接口
ADC
1路ADC
精度12-bit；輸入電壓范圍0~10V；采樣率500KSPS
DAC
2路DAC
精度12-bit，數(shù)字編碼值范圍0~4095；
輸出電壓范圍：
①0~8.192V（x1增益模式，支持所有數(shù)字編碼（0~4095）），
②0~13.2V（x2增益模式，由于DAC限制輸出不能超過VDD，故只支持部分編碼（0~3300，十六進(jìn)制值0~CE4），編程時需要注意）；
輸出穩(wěn)定時間：4.5us；
用戶接口：SPI接口，SPI時鐘最高20MHz。
TF/SD
1個TF/SD卡插槽
核心板（3個）
1個紅色的LED電源指示燈LED1；
1個DSP LED燈LED2；
1個FPGA LED燈LED3；
底板（3個）
1個紅色的LED電源指示燈LED1；
1個DSP LED燈LED2；
1個FPGA LED燈LED3；
FRAM
1片鐵電存儲器，存取速度比E2PROM更快，寫操作之前無需先擦除
數(shù)碼管
1個8段高亮數(shù)碼管
測試點
1個接地柱，用于示波器接地，方便信號測量
拓展IO
30pin 2.0間距的母座1個，引出MCASP，MCBSP，SPI，I2C等擴(kuò)展信號
60pin 2.0間距的母座1個，引出EMIFA
80pin 2.0間距的母座1個，引出FPGA IO 74個
擴(kuò)展接口上提供 12V、5V 供電，方便擴(kuò)展外設(shè)供
電源開關(guān)
1個撥動電源開關(guān)
電源接口
1個DC電源插座，外徑5.5mm，內(nèi)徑2.1mm
3.2 軟件參數(shù)
表2
ARM端軟件支持
裸機(jī)、Linux3.3
DSP端軟件支持
裸機(jī)、SYS/BIOS操作系統(tǒng)
CCS版本號
CCS7.4
FPGA端軟件(2選1）
億靈思軟件（eLinx）
ISE14.7（Spartan-6）
圖形界面開發(fā)工具
Linux下支持Qt界面開發(fā)
雙核通信支持
裸機(jī)（中斷+共享內(nèi)存）、DSPLINK 、SYSLINK
軟件開發(fā)包
DVSDK、MCSDK

本文地址：http://m.54549.cn/thread-843139-1-1.html     【打印本頁】

本站部分文章為轉(zhuǎn)載或網(wǎng)友發(fā)布，目的在于傳遞和分享信息，并不代表本網(wǎng)贊同其觀點和對其真實性負(fù)責(zé)；文章版權(quán)歸原作者及原出處所有，如涉及作品內(nèi)容、版權(quán)和其它問題，我們將根據(jù)著作權(quán)人的要求，第一時間更正或刪除。
您需要登錄后才可以發(fā)表評論 登錄 | 立即注冊

關(guān)于我們  -  服務(wù)條款  -  使用指南  -  站點地圖  -  友情鏈接  -  聯(lián)系我們
電子工程網(wǎng) © 版權(quán)所有   京ICP備16069177號 | 京公網(wǎng)安備11010502021702
快速回復(fù) 返回頂部 返回列表