|
據(jù)媒體報道，英特爾一位董事近日提出，隨著環(huán)繞柵極場效應(yīng)晶體管（GAAFET）和互補(bǔ)場效應(yīng)晶體管（CFET）等新型晶體管架構(gòu)的普及，芯片制造對先進(jìn)光刻設(shè)備（尤其是極紫外光刻機(jī)，EUV）的依賴程度可能大幅下降。這一觀點(diǎn)挑戰(zhàn)了當(dāng)前以光刻技術(shù)為核心的芯片制造范式，引發(fā)行業(yè)對技術(shù)路線演進(jìn)的深度思考。 當(dāng)前，ASML的EUV光刻機(jī)是制造7納米及以下制程芯片的關(guān)鍵設(shè)備，其通過極紫外光將電路圖案“打印”到硅晶圓上，支撐了摩爾定律的持續(xù)推進(jìn)。然而，英特爾董事指出，GAAFET和CFET等新型晶體管設(shè)計的核心在于三維結(jié)構(gòu)的復(fù)雜性，例如GAAFET通過“包裹”柵極結(jié)構(gòu)提升溝道控制能力，CFET則通過堆疊晶體管組實現(xiàn)更高的集成密度。這些結(jié)構(gòu)對制造工藝提出了全新要求：光刻環(huán)節(jié)雖仍需完成基礎(chǔ)圖案轉(zhuǎn)移，但后續(xù)的刻蝕步驟需以更高精度去除多余材料，尤其是橫向方向的精細(xì)加工成為關(guān)鍵。 該董事強(qiáng)調(diào)，傳統(tǒng)芯片制造依賴光刻機(jī)縮小特征尺寸，而新型晶體管設(shè)計將迫使行業(yè)轉(zhuǎn)向更復(fù)雜的刻蝕工藝。例如，GAAFET的柵極包裹過程需在納米級尺度上實現(xiàn)多層材料的精確去除，CFET的堆疊結(jié)構(gòu)則要求刻蝕工藝具備更高的各向異性和選擇性。這種轉(zhuǎn)變意味著，芯片制造商可能減少對光刻機(jī)分辨率的極致追求，轉(zhuǎn)而通過優(yōu)化刻蝕技術(shù)提升三維結(jié)構(gòu)的成型精度。 行業(yè)分析認(rèn)為，這一趨勢或?qū)饪碳夹g(shù)供應(yīng)商ASML構(gòu)成挑戰(zhàn)。盡管ASML已推出高數(shù)值孔徑EUV光刻機(jī)（High-NA EUV），但其高昂的成本和復(fù)雜的供應(yīng)鏈限制了普及速度。與此同時，英特爾董事的觀點(diǎn)暗示，新型晶體管設(shè)計可能通過工藝創(chuàng)新降低對最小特征尺寸的依賴，從而在維持高密度集成的同時減少對先進(jìn)光刻設(shè)備的依賴。 值得注意的是，英特爾此前已宣布將在下一代14A制程中引入High-NA EUV光刻機(jī)，但此次董事的表態(tài)或表明，公司正同步探索通過晶體管架構(gòu)創(chuàng)新降低對光刻技術(shù)的依賴。這一戰(zhàn)略調(diào)整可能源于多重因素：一方面，全球半導(dǎo)體供應(yīng)鏈的波動（如出口管制）增加了先進(jìn)設(shè)備采購的不確定性；另一方面，三維晶體管設(shè)計的成熟為工藝創(chuàng)新提供了新路徑。 盡管如此，光刻技術(shù)短期內(nèi)仍將是芯片制造的核心環(huán)節(jié)。新型晶體管設(shè)計雖能降低對光刻機(jī)的依賴，但無法完全替代其在基礎(chǔ)圖案轉(zhuǎn)移中的作用。未來，芯片制造的競爭或?qū)⑥D(zhuǎn)向光刻與刻蝕、沉積等工藝的協(xié)同優(yōu)化，而英特爾的表態(tài)無疑為行業(yè)指明了技術(shù)演進(jìn)的新方向。 隨著GAAFET和CFET技術(shù)逐步進(jìn)入量產(chǎn)階段，芯片制造的工藝路線圖可能迎來重大調(diào)整。行業(yè)觀察人士指出，這一轉(zhuǎn)變不僅將影響設(shè)備供應(yīng)商的競爭格局，也可能推動半導(dǎo)體制造向更高效、更靈活的方向發(fā)展。 |
