|
最近的ISSCC上，臺(tái)積電的研究人員提出了一種基于數(shù)字改良的SRAM設(shè)計(jì)存內(nèi)計(jì)算方案，能支持更大的神經(jīng)網(wǎng)絡(luò). 上圖顯示了臺(tái)積電用于其測(cè)試的擴(kuò)展SRAM陣列配置——陣列的一部分被圈出。每個(gè)切片具有256個(gè)數(shù)據(jù)輸入，它們連接到“ X”邏輯（稍后將對(duì)此邏輯進(jìn)行更多介紹）。數(shù)據(jù)輸入向量的連續(xù)位在連續(xù)的時(shí)鐘周期中提供給“ X”門。每個(gè)切片存儲(chǔ)256個(gè)4位權(quán)重段，每個(gè)數(shù)據(jù)輸入一個(gè)權(quán)重半字節(jié)。這些權(quán)重位使用常規(guī)的SRAM單元，因?yàn)樗鼈兛赡軙?huì)經(jīng)常更新。存儲(chǔ)在每個(gè)權(quán)重位中的值連接到“ X”邏輯的另一個(gè)輸入。 下圖說明了如何將此邏輯集成到SRAM中 其中“ X”是2輸入或非門，具有數(shù)據(jù)輸入和權(quán)重位作為輸入。（兩個(gè)“一位”值的乘積由“與”門實(shí)現(xiàn)；通過使用反相信號(hào)值和DeMorgan定理，2輸入“或非”門在面積和功率方面都具有效率。）在每個(gè)限幅之間，有一個(gè)加法器樹和一個(gè)加法器樹。集成了部分和累加器邏輯，如下圖所示。 上圖中的加權(quán)位存儲(chǔ)使用常規(guī)的SRAM拓?fù)?對(duì)于6T的位單元，加權(quán)位字線和位線照常連接。每個(gè)單元上的存儲(chǔ)值都扇出到或非門的一個(gè)輸入。 每個(gè)切片的輸出表示每個(gè)權(quán)重向量的半字節(jié)的部分乘積和。擴(kuò)展數(shù)組之外的其他邏輯提供了移位和相加計(jì)算，以實(shí)現(xiàn)更寬的權(quán)重值表示。例如（有符號(hào)或無符號(hào)整數(shù)）16位權(quán)重將合并來自四個(gè)條帶的累加器結(jié)果。 |
