|
我們生活在一個由模擬構(gòu)成的世界中。不過，數(shù)字處理的出現(xiàn)，為我們體驗(yàn)這個世界并與之互動帶來了全新的方式，包括衛(wèi)星導(dǎo)航、自動駕駛汽車、增強(qiáng)現(xiàn)實(shí)，當(dāng)然還有那永遠(yuǎn)都離不了身的手機(jī)。 要想實(shí)時或者準(zhǔn)實(shí)時地處理那么多信息，就必須要有強(qiáng)大的處理能力，這樣的處理能力顯然是受益于摩爾定律的。對于設(shè)計工程師而言，他們也可以從多種處理技術(shù)中來進(jìn)行選擇，以便將最合適的技術(shù)運(yùn)用到手邊的應(yīng)用中。這些處理技術(shù)涵蓋了傳統(tǒng)處理器、圖形處理單元 (GPU) 和可編程邏輯 (PL)。 在上述處理技術(shù)中，可編程邏輯恐怕是最鮮為人知的一種，人們也往往認(rèn)為它是用起來最具挑戰(zhàn)性的處理技術(shù)之一。 可編程邏輯的優(yōu)勢 可編程邏輯能夠讓用戶在真正意義上并行實(shí)現(xiàn)其算法和應(yīng)用， 從而創(chuàng)造出更具有確定性、響應(yīng)更加迅速的解決方案， 因而適用于需要實(shí)時處理和響應(yīng)的場景， 例如視覺和信號處理以及雷達(dá)等。 傳統(tǒng)意義上，可編程邏輯器件可分為復(fù)雜可編程邏輯器件 (CPLD) 與現(xiàn)場可編程門陣列 (FPGA) 兩種類別， 其中CPLD基于“門�！�(sea-of-gate) 的方式提供由寄存器和邏輯函數(shù)構(gòu)成的簡單器件結(jié)構(gòu)。 至于FPGA，它提供的結(jié)構(gòu)要比CPLD更加復(fù)雜，通常還會包含多種專用硬件元件，例如存儲塊、數(shù)字信號處理、時鐘管理、千兆串行收發(fā)器和IO塊。 FPGA的構(gòu)成要素 FPGA的基本構(gòu)成要素是查找表 (LUT)、寄存器和靈活I(lǐng)O單元結(jié)構(gòu)， 其中LUT能夠?qū)崿F(xiàn)邏輯方程式，而寄存器則為實(shí)現(xiàn)順序邏輯設(shè)計提供了必要的存儲元件。LUT和寄存器結(jié)合在一起，即可實(shí)現(xiàn)通常所說的“邏輯片”，其簡單示例如(圖1)所示�，F(xiàn)代器件中的這些邏輯片包含諸多選項，以便實(shí)現(xiàn)組合邏輯電路或時序邏輯電路，這些選項包括本地分布式內(nèi)存，以及可通過配置將LUT用作移位寄存器的功能。 
圖1: 簡單的LUT結(jié)構(gòu) 在FPGA器件中，通常將兩個邏輯片組合在一起，形成可配置邏輯塊 (CLB)。這些CLB相互連接，以便通過路由和交換矩陣實(shí)現(xiàn)必要的功能，如(圖2)所示。
圖2 : 可通過交換矩陣配置路由塊和互連。 FPGA設(shè)計 FPGA通常使用硬件描述語言 (HDL) 設(shè)計，其中最常見的兩種是Verilog和VHDL。和傳統(tǒng)的軟件語言相比，這些語言需要在更加低級的層面上定義設(shè)計，它們具體描述的是寄存器級別上的傳輸，例如實(shí)現(xiàn)狀態(tài)機(jī)、計數(shù)器等。VHDL和Verilog都固有地支持并發(fā)的概念，這是對FPGA架構(gòu)的并行架構(gòu)進(jìn)行建模所必需的。此外，通過高級綜合 (HLS) 使用C、C++或OpenCL等高級語言開發(fā)FPGA IP塊的做法也正變得越來越普遍。雖然這些語言并不支持并行，但工程師可以使用編譯器指令來指示并行結(jié)構(gòu)， 而使用更高級的語言有助于工程師更快地完成開發(fā)和驗(yàn)證。 FPGA器件的IO結(jié)構(gòu)可以直接對接各種IO標(biāo)準(zhǔn)，包括LVCMOS等單端標(biāo)準(zhǔn)以及LVDS、TMDS等差分標(biāo)準(zhǔn)， 但這種IO結(jié)構(gòu)的“技能”可遠(yuǎn)不止于此—— 現(xiàn)代化的IO結(jié)構(gòu)還可以實(shí)現(xiàn)片上端接、精細(xì)PS延遲，甚至SerDes結(jié)構(gòu)。也就是說，F(xiàn)PGA有效地提供了各種對接接口，連接起了各種標(biāo)準(zhǔn)、定制或傳統(tǒng)接口。這種靈活性還使系統(tǒng)設(shè)計人員擺脫了引腳綁定的束縛，這與使用帶固定IO引腳分配的專用標(biāo)準(zhǔn)產(chǎn)品 (ASSP) 有著顯著區(qū)別。 因此，要設(shè)計出可編程邏輯設(shè)計解決方案，需要執(zhí)行以下步驟： 合成 – 將HDL設(shè)計轉(zhuǎn)換為一系列邏輯方程，然后將其映射到目標(biāo)FPGA中可用的資源上。 放置 – 把合成工具確定的邏輯資源放置到目標(biāo)器件中的可用位置。 路由 – 使用路由和交換矩陣將設(shè)計中放置的邏輯資源互連，以實(shí)現(xiàn)最終應(yīng)用。 位文件 – 生成目標(biāo)FPGA的最終編程文件。 通過仿真，工程師可以確保他們實(shí)現(xiàn)的設(shè)計在功能上符合設(shè)計要求。他們可以創(chuàng)建激發(fā)RTL（寄存器傳輸級別）模塊的測試平臺，這些平臺可以提供輸入并監(jiān)視結(jié)果輸出，然后通過查看仿真波形來驗(yàn)證這些模塊的行為，如(圖3)所示�；蛘撸麄円部梢跃帉懜鼜�(fù)雜的測試平臺，用來檢查和驗(yàn)證輸出。
圖3: RTL仿真輸出 盡管FPGA在性能和接口上具有顯著優(yōu)勢，但開發(fā)基于FPGA的解決方案可能會比開發(fā)傳統(tǒng)軟件更加復(fù)雜。不過，我們有現(xiàn)代化的設(shè)計工具，尤其是高級合成工具以及各種可以免費(fèi)獲取的知識產(chǎn)權(quán)，并且現(xiàn)代化器件的功能也更加強(qiáng)大，這些都讓“FPGA更難開發(fā)”成為了歷史。 器件產(chǎn)品系列 如果您還不熟悉FPGA的歷史，這里就先簡單地介紹一下。FPGA是Ross Freeman和Bernard Vonderschmitt于1985年隨著XC2064的發(fā)布而發(fā)明的， 這款FPGA先驅(qū)產(chǎn)品具有64個可配置邏輯塊。今天，Xilinx的現(xiàn)代化器件可為用戶提供893.8萬個系統(tǒng)邏輯單元、3840個DSP元件、76Mb塊內(nèi)存和90Mb的UltraRAM——這與最初的產(chǎn)品相比堪稱巨大飛躍。 當(dāng)然，上面提到的器件是Xilinx現(xiàn)階段最大型的FPGA產(chǎn)品，對許多應(yīng)用而言確實(shí)有點(diǎn)殺雞用牛刀了。為了幫助指導(dǎo)工程師選擇適合其應(yīng)用的FPGA，Xilinx提供了一系列FPGA和片上系統(tǒng)器件，這些器件能夠支持多個不同系列的各種解決方案。 Xilinx圍繞28nm節(jié)點(diǎn)開發(fā)了一系列成本優(yōu)化型產(chǎn)品，總共提供三個不同的器件系列，均針對不同的用戶需求進(jìn)行了優(yōu)化。 Spartan-7 FPGA – 該系列是廣受歡迎的Spartan-6系列器件的后繼產(chǎn)品，可為開發(fā)人員提供比舊技術(shù)45nm節(jié)點(diǎn)更高的性能和更低的功耗。Spartan-7還經(jīng)過了I/O優(yōu)化，在成本優(yōu)化的FPGA產(chǎn)品組合中是一個引腳數(shù)量非常高的系列。 Artix-7 FPGA – 這是Xilinx 7產(chǎn)品線中的全新系列，針對收發(fā)器進(jìn)行優(yōu)化，具有6.6Gbps高速收發(fā)器。 Zynq-7000 SoC – 該系列在初次亮相時頗具革新意義，它為業(yè)界帶來了將硬核Arm Cortex-A9處理器與FPGA架構(gòu)相結(jié)合的新型器件。這種新型器件可以提供集成系統(tǒng)解決方案，并且具有功耗更低、解決方案整體體積更小、EMI顯著降低等優(yōu)勢。 該產(chǎn)品組合中的器件可以支持從傳感器融合到精確控制、圖像處理和云計算等一系列應(yīng)用。 高端解決方案 對于超高性能和更專業(yè)的應(yīng)用，Xilinx提供了28nm、20nm和16nm三個技術(shù)節(jié)點(diǎn)上的Kintex和Virtex系列。隨著UltraScale和UltraScale+系列器件的不斷發(fā)展，其性能和功能得到了顯著提高。 Kintex器件在三個技術(shù)節(jié)點(diǎn)上提供了不斷提升的性能、邏輯資源和收發(fā)器：從Kintex器件中的6.55萬個邏輯單元到Kintex UltraScale+器件中的11.43萬個邏輯單元。它們提供GTH和GTY千兆收發(fā)器，分別支持高達(dá)16.3Gbps和32.75Gbps的數(shù)據(jù)傳輸速率。 Virtex是Xilinx FPGA中性能最高的系列。這些器件不僅提供多達(dá)893.8萬個系統(tǒng)邏輯單元和58Gbps高速收發(fā)器，而且還支持高帶寬存儲器 (HBM)。該系列產(chǎn)品具有4GB至16GB的片上DRAM和高達(dá)460Gbps的帶寬，其內(nèi)存性能是DDR4 DIMM的約20倍。Virtex HBM器件適用于為網(wǎng)絡(luò)和存儲加速的應(yīng)用。 工具鏈 Xilinx開發(fā)工具支持從最小的Spartan-7到最大的Virtex UltraScale+的所有器件， 涵蓋了設(shè)計生命周期中的各個方面，從RTL捕獲直到仿真以及開發(fā)用于處理器核心的軟件。 Vivado設(shè)計套件 – Vivado可以對設(shè)計、RTL仿真以及合成、放置、路由和生成位文件的實(shí)施過程進(jìn)行捕獲。 Vivado HLS – 高級合成工具，讓工程師能夠使用C或C++來開發(fā)IP。 Vitis一體化軟件平臺 – Vitis支持嵌入式處理器的軟件開發(fā)，以及使用OpenCL進(jìn)行加速。 PetaLinux工具 – PetaLinux是用于嵌入式處理器的嵌入式Linux解決方案。 當(dāng)然，您還可以選用其他各種商業(yè)和開源軟件工具，它們涵蓋了從合成到仿真的各個階段；此外，同時支持仿真和形式驗(yàn)證的驗(yàn)證工具正變得越來越多。 如果您希望進(jìn)一步了解貿(mào)澤分銷的Xilinx產(chǎn)品，請訪問 文章來源：貿(mào)澤電子 作者簡介：Adam Taylor非常擅長為多種最終應(yīng)用開發(fā)嵌入式系統(tǒng)和FPGA。在他的職業(yè)生涯中，Adam使用FPGA實(shí)現(xiàn)了多種多樣的解決方案，涵蓋雷達(dá)系統(tǒng)、安全關(guān)鍵型控制系統(tǒng) (SIL4) 和衛(wèi)星系統(tǒng)等領(lǐng)域，同時他對圖像處理和密碼學(xué)方面也有所涉獵。 Adam從事過多個經(jīng)理職位，帶領(lǐng)過多家大型跨國公司實(shí)現(xiàn)長足發(fā)展。多年來，他在航天工業(yè)中扮演著重要角色。他曾擔(dān)任Astrium衛(wèi)星有效負(fù)載處理組的設(shè)計主管達(dá)6年之久，此外還在一家空間影像公司擔(dān)任了三年的首席工程師，負(fù)責(zé)了多個影響深遠(yuǎn)的項目。 FPGA是Adam最早接觸的領(lǐng)域。他撰寫過許多有關(guān)電子設(shè)計和FPGA設(shè)計的文章和論文，包括330多篇博客文章，并且通過2500多萬條評論闡釋了如何使用Xilinx的Zynq和Zynq MPSoC。 Adam是一位特許工程師。他是IET英國工程技術(shù)學(xué)會的會員、林肯大學(xué)和Arm Innovator項目的嵌入式系統(tǒng)客座教授，同時還是工程和咨詢公司Adiuvo Engineering and Training的所有者。 |
