ISE11中DCM的使用

kswork

DCM作為ISE中的數(shù)字時鐘管理（digital clock management）IP core，能夠提供準(zhǔn)確的多頻率時鐘：

1.新建IP core類型source，選擇FPGA Features and Design->Clocking->Spartan-3E,Spartan-3A->Single DCM_SP
  
說明：這里器件的選擇類型根據(jù)具體情況而定
         
For Virtex?-II, Virtex-II Pro and Spartan?-3/3L devices, a DCM primitive will be used.

For Spartan-3E/3A devices, a DCM_SP primitive will be used.

選擇完成后，出現(xiàn)如下設(shè)置窗口：

這里就一些不很清楚的引腳進(jìn)行說明：

CLKIN:
輸入時鐘
CLKFB:
反饋時鐘，主要是用于補償延時‘輸出；分內(nèi)部反饋和外部反饋
RST:
復(fù)位信號

PSEN:
phase shift enabled，移相使能
PSINCDEC:
移相增減
PSCLK:
移相時鐘

CLK0~CLK270:分別為對輸入移相0~270°輸出
CLKDV:
分頻輸出，分配系數(shù)下面可以設(shè)置
CLK2X/180:
2倍頻/反相輸出
CLKFX/180:
頻率合成/反相輸出，即分?jǐn)?shù)M/N倍輸入的時鐘輸出，M,N設(shè)置在NEXT步驟里會有提到

STATUS:
8位輸出總線，[2:0]有效，[7:3]懸空。STATUS[0] indicates the overflow of the phase shift numerator and that                   the absolute delay range of the phase shift delay line is exceeded. STATUS[1] indicates the loss of the input                 clock, CLKIN, to the DCM. STATUS[2] indicates that CLKFX has stopped.
PSDONE:
移相結(jié)束標(biāo)識
另外：在下面Advanced選項里有個Devide input clock by 2,意思是將輸入時鐘2分頻后再作為輸入時鐘，即prescaler

注意：DLL_FREQUENCY_MODE and DFS_FREQUENCY_MODE屬性默認(rèn)為LOW,并且在Spartan-3E和3A器件中無法更改其屬性。在其它器件中，設(shè)置該屬性為高，DCM只有CLK0,CLK180,CLKDV和LOCKED有效