|
首先 選擇一門 硬件描述語(yǔ)言，初學(xué)者建議verilog，網(wǎng)上教程一堆，入門級(jí)的有夏老師的《Verilog HDL從算法設(shè)計(jì)到硬件邏輯的實(shí)現(xiàn)》，王老師的《Verilog_HDL程序設(shè)計(jì)教程》，還有這里建議一開始就要保持比較好的寫代碼習(xí)慣，這對(duì)以后可以省下一堆不必要的麻煩…… 其次選擇一家主要公司的產(chǎn)品和開發(fā)整套工具，建議altera的，相對(duì)xilinx ISE來說altera的Quartus比較容易上手，nois2也比edk 容易上手，資料也比edk多的多…… 仿真工具，modesim是沒得說的，如果有開發(fā)版的話使用在線邏輯分析儀效果更好點(diǎn)！想買開發(fā)版的話，建議買那些資料比較全的，300-500左右的就很不錯(cuò)了，淘寶上有一堆！當(dāng)然手頭上沒有那么寬裕的，對(duì)于初學(xué)者來講，寫代碼，做仿真也完全可以了！最后，就是有計(jì)劃的，不怕苦的練啊寫啊…… 本人愚見，菜鳥一個(gè)，高手勿噴…… |
| 了解，不噴 |
|
確實(shí)分析得比較。。。。。。。 不過，精神鼓勵(lì)。。。。 |
| 用時(shí)間堆出來 |
|
不對(duì)。 學(xué)習(xí)FPGA設(shè)計(jì)主要就是學(xué)習(xí)規(guī)范的寫狀態(tài)機(jī)，寫出的狀態(tài)機(jī)要沒有時(shí)序問題，時(shí)序邏輯、組合邏輯分開，3段式狀態(tài)機(jī)，這個(gè)是基礎(chǔ)，其他那些書上的東西都是瞎扯，好多都根本用不上，會(huì)狀態(tài)機(jī)后什么都好說了，就是個(gè)壘代碼的過程了。希望沒入門或剛?cè)腴T的好好讀我這段話，日后就明白了。 |
