色偷偷偷久久伊人大杳蕉,色爽交视频免费观看,欧美扒开腿做爽爽爽a片,欧美孕交alscan巨交xxx,日日碰狠狠躁久久躁蜜桃

x
x
查看: 4819|回復: 0
打印 上一主題 下一主題

我的畢業(yè)設計,你的畢業(yè)設計什么?你想做什么題目,基于FPGA的雙路低頻信號發(fā)生器設計

[復制鏈接]
跳轉到指定樓層
樓主
發(fā)表于 2018-8-23 15:17:27 | 只看該作者 |只看大圖 回帖獎勵 |倒序瀏覽 |閱讀模式
基于FPGA的雙路低頻信號發(fā)生器設計
摘要
       本設計是基于Altera公司的Cyclone II系列EP2C8Q208C8N芯片的雙路低頻信號發(fā)生器。系統(tǒng)應用FPGA內部特有的可配置IP核和鎖相環(huán)等設計信號發(fā)生器。整個系統(tǒng)由觸摸屏人機操控界面、紅外操控、信號發(fā)生器、疊加電路組成。信號發(fā)生器可輸出兩路相互獨立的信號,信號類型有矩形波、三角波以及正弦波。兩路信號的頻率、幅值、相位、占空比等參數都可通過紅外遙控以及觸摸屏調節(jié)和預置。頻率的預置范圍為1000赫茲到2000赫茲,步進值為1赫茲。幅值的預置范圍為0V~5V,相位的預置范圍為0°~360°,占空比預置范圍為0~100%,且步進值都小于1。當兩路波形都為正弦信號時,可以通過疊加電路對兩路正弦信號進行疊加。
系統(tǒng)結構框
本設計是以Altera公司的可編程芯片做載體,運用Verilog作為軟件設計工具,從而實現DDS原理,即信號發(fā)生器的核心思想。再加上信號發(fā)生器的硬件電路就可以輸出特定的信號,也就是本設計中的數/模轉換電路。從電池兼容EMC考慮,該電路的布局要緊湊的硬件,使導線長度盡可能短。這樣即可以避免內部自身線路時間的干擾,也可以避免外界的干擾,適當增加濾波器來屏蔽干擾。這樣就可以提高輸出信號的質量。所有信號的參數可以通過兩種方式程控調節(jié),即人機操控方式和紅外遙控方式。從圖中可以看出系統(tǒng)主要由觸摸屏人機操控界面、紅外操控、信號發(fā)生器、疊加電路等組成。
軟件設計
       軟件設計包括三個部分,控制部分、信號發(fā)生部分、數據存儲部分。FPGA的具體程序是采用頂層原理圖分塊編程的方式?刂撇糠謱崿F觸摸屏和紅外遙控對信號參數設置的功能,信號發(fā)生部分產生三種信號,正弦波、方波、三角波,數據存儲部分存儲三種信號的波形數據。
       FPGA軟件設計采用頂層原理圖模式,正弦波、三角波、矩形波信號發(fā)生器的頂層模塊原理圖,塊內是用Verilog語言編寫的程序。
   

系統(tǒng)電路圖
       這是我大學期間第一次將所做的設計做出PCB,并且真正打樣焊接出來,這個過程讓我明白設計文件和打樣出的實物的區(qū)別,需要注意的點。大家能看出來我這次PCB上有哪些錯誤嗎?請留言哦。
   
實測輸出波形
       輸出兩路獨立的方波、正弦波、三角波。
  
視頻演示視頻演示視頻演示視頻演示視頻演示視頻演示視頻演示視頻演示視頻演示視頻演示視頻演示視頻演示視頻演示視頻演示視頻演示視頻演示視頻演示視頻演示視頻演示

掃描二維碼,關注微信公眾號,更多干貨等著你

輸入“下載Main先生的畢業(yè)設計”,發(fā)送即可下載

您需要登錄后才可以回帖 登錄 | 立即注冊

本版積分規(guī)則

關于我們  -  服務條款  -  使用指南  -  站點地圖  -  友情鏈接  -  聯(lián)系我們
電子工程網 © 版權所有   京ICP備16069177號 | 京公網安備11010502021702
快速回復 返回頂部 返回列表