求教Verilog語言的數(shù)字鐘原程序。

敏哥 · 發(fā)表于 2011-1-18 19:43:07

我用的FPGA開發(fā)板是Cyclone的EP1C6T144C8核心芯片，關(guān)于Verilog語言的數(shù)字鐘原程序，就是用六人數(shù)碼管，兩個(gè)做小時(shí)，兩個(gè)做分鐘，兩個(gè)做秒鐘的程序，請各位高手指點(diǎn)一下，非常感謝。

老郭 · 發(fā)表于 2011-1-19 20:51:06

這個(gè)會有人幫么

hbsjb96 · 發(fā)表于 2011-1-29 13:37:15

數(shù)字鐘好像不用很復(fù)雜的！

色偷偷偷久久伊人大杳蕉,色爽交视频免费观看,欧美扒开腿做爽爽爽a片,欧美孕交alscan巨交xxx,日日碰狠狠躁久久躁蜜桃