用Allegro對s3c2410的BGA封裝布線

發(fā)布時間：2010-10-12 14:39 發(fā)布者：conniede

關(guān)鍵詞： allegro , BGA封裝 , 布線

由于s3c2410或者2440是采用的BGA封裝，看了網(wǎng)上專門有BGA封裝的電子資料，是介紹規(guī)則的，但是我感覺做起來非常麻煩，所以就覺得是否可以采用最直接的辦法使用Allegro的扇出功能呢？首先是設(shè)置通孔，這個在約束條件管理器中設(shè)置

點擊物理規(guī)則(physicalruleset)設(shè)置中的Setvalues

一定注意這個地方的設(shè)置如果你想采用的過孔沒有出現(xiàn)在左邊的方框內(nèi)，請查看是否正確設(shè)置了userpreference設(shè)置中的Design_paths中的psmpath和padpath，我是把自己放置通孔的路徑增加進(jìn)去了。

這種方式是最直接修改過孔的辦法，另一種是在過孔以后使用tools->padstack->replace功能來替換，那個比較麻煩。還是設(shè)置約束規(guī)則比較好。

設(shè)置好了通孔我們就用扇出功能，在Route點擊FanoutByPick，這時可以右鍵鼠標(biāo)選擇setup對扇出進(jìn)行設(shè)置，然后選中s3c2410/2440，此時就會看到扇出后的效果了。

感覺很漂亮而且符合BGA布線的規(guī)則，即發(fā)射形狀，不過最外邊的那一排不需要扇出，所以在菜單Edit->delete，然后在過濾Find中只選擇Clines和Vias，一般是把四周最外邊的三排全部刪除了，也可以在布線的同時修整扇出，現(xiàn)在開始對其進(jìn)行布線了，不過根據(jù)布線的走向和密度我決定先從通孔引出到封裝外部再進(jìn)行群組走線，點擊Route-Connect,一定要注意右邊Options中的Bubble選擇正確，如果是Shovepreferred（推擠前面的）就會把相鄰的布線給擠掉了，如果選擇Hugpreferred（擁抱前面的）就會在鄰近的布線時出現(xiàn)合并現(xiàn)象，這也是不允許的，如果是Off就不會自動避開相近的布線，而Hugonly就只是靠近或者擁抱相鄰的布線不會出現(xiàn)合并，所以在這里選擇Hugpreferred。這是最重要的因為選擇不正確就會布一條擠掉或者合并了前一條，我就是在Options選項上郁悶了半天，看來出現(xiàn)問題時需要的是先查找有關(guān)的工具手冊看看選項中是否可以有設(shè)置項，這里就是有朋友提醒我才看到的，因為要先引出而不是連接到目標(biāo)元件上，所以需要去掉clipdanglingclines（剪輯懸掛的走線）和Replaceetch（替換走線）這二項，保證在布線的過程中不會使走線重合或者太近。另外，因為是使用的過孔，所以可以在Options中設(shè)置想走線的層，我的是第三層的信號層，所以選擇了Signal1，這個名稱是我在交叉層設(shè)置中命名的。設(shè)置完畢后我的Options如下圖：

下面就開始先引出BGA的走線到封裝外面，以保證避開相互靠近并且可以達(dá)到群組布線目的。

我同時為頂層和第三層信號層引出了連線，然后布線時使用群組功能同時布一個層上的多條線，快到目標(biāo)元件時就再次點擊Done，不要直接向目標(biāo)引腳引過去，因為目標(biāo)引腳是貼片式的封裝都在最頂層，所以對于第三層或者內(nèi)層的走線需要再次過孔到頂層，為了盡量保持信號的完整性和讓元件的目標(biāo)引腳端的走線保持垂直，我采取從目標(biāo)引腳走線向群組靠近的方法，走出的線即垂直而且好看一些。

本文地址：http://m.54549.cn/thread-31781-1-1.html 【打印本頁】

本站部分文章為轉(zhuǎn)載或網(wǎng)友發(fā)布，目的在于傳遞和分享信息，并不代表本網(wǎng)贊同其觀點和對其真實性負(fù)責(zé)；文章版權(quán)歸原作者及原出處所有，如涉及作品內(nèi)容、版權(quán)和其它問題，我們將根據(jù)著作權(quán)人的要求，第一時間更正或刪除。