色偷偷偷久久伊人大杳蕉,色爽交视频免费观看,欧美扒开腿做爽爽爽a片,欧美孕交alscan巨交xxx,日日碰狠狠躁久久躁蜜桃

x
x
查看: 3631|回復: 0
打印 上一主題 下一主題

明德?lián)PFPGA就業(yè)培訓班課程介紹

[復制鏈接]
跳轉到指定樓層
樓主
發(fā)表于 2016-4-2 16:14:26 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
1.        課程簡介
近幾年可編程的門陣列(FPGA)技術發(fā)展迅速,其高度的靈活性,使其在通信、數(shù)據(jù)處理、網(wǎng)絡、儀器、工業(yè)控制、軍事和航空航天等領域得到越來越廣泛的應用。在數(shù)字IC設計領域,前端驗證工作一般都是用FPGA完成的,因此FPGA工程師也是IC設計公司迫切需要的人才。 FPGA/IC邏輯設計開發(fā)已經(jīng)成為當前最有發(fā)展前途的行業(yè)之一,特別是熟悉硬件構架的FPGA系統(tǒng)工程師。
業(yè)內人士認為,目前FPGA/IC設計行業(yè)至少有20-30萬的人才缺口,僅北京市場FPGA硬件開發(fā)人員的需求就已經(jīng)超過了3萬人,而且還在持續(xù)增加。這主要有兩方面的原因:一是目前高校的專業(yè)設置很少涉及FPGA和IC設計的課程,即使有也是偏重于理論,因此企業(yè)很難招聘到實戰(zhàn)型人才;二是FPGA和IC設計需要硬件環(huán)境和大量的實踐來積累經(jīng)驗。如果沒有適當?shù)闹笇В枰吆芏鄰澛贰?/font>
2.        培養(yǎng)目標
系統(tǒng)掌握FPGA開發(fā)技術,能夠獨立勝任FPGA系統(tǒng)硬件設計,邏輯設計,F(xiàn)PGA組合系統(tǒng)設計等方面的工作。
3.        就業(yè)方向
消費類電子、工業(yè)控制、軍工企事業(yè)、電信/網(wǎng)絡/通訊、航空航天、汽車電子、醫(yī)療設備、儀器儀表等行業(yè)。
4.        收入待遇
FPGA相關行業(yè)的工程師指導薪金在5-20萬元,實際情況會根據(jù)企業(yè)的性質、所處地區(qū)、行業(yè)、企業(yè)的實際情況及員工的個人能力有所差別,具體以學員與企業(yè)簽訂的勞動合同為準。
5.        學時
◆課時:100天
◆報名贈送: FPGA培訓教材,F(xiàn)PGA開發(fā)軟件工具,明德?lián)P培訓視頻教程.
6.     學費:5800元/人
7.        入學要求
1、計算機、電子、自動化、通信、信息工程等理工類相關專業(yè)。
2、大學專科及?埔陨蠈W歷。
3、不具備以上條件,但從事 2 年以上計算機軟硬件開發(fā)的技術人員。
4、有就業(yè)需求的學員應滿足相關企業(yè)員工健康要求。

8.        就業(yè)保障
1、和諸多FPGA公司良好的合作關系。
2、簽署FPGA就業(yè)保證協(xié)議,提供就業(yè)保障。
3、保證學習效果,可循環(huán)上課。
9.        培訓特色
名師督學+工程師指點
項目案例解析+公司實戰(zhàn)演練
定制化課程+實際方案解決
提升自信+激勵斗志+FPGA生涯規(guī)劃
10.        課程描述
第一階段 FPGA設計基礎
課程一 FPGA設計流程及工具
FPGA設計流程及工具課程,介紹FPGA開發(fā)流程,包括RTL設計、功能仿真、綜合、上板調試等;掌握Quartus開發(fā)工具、modelsim仿真工具、signaltap上板調試工具的使用,能夠使用這些必備工具自主完成FPGA開發(fā)、定位問題和解決問題。

課程二 Verilog HDL可綜合設計
Verilog HDL可綜合設計,主要讓學員掌握Verilog HDL的基本語法和可綜合性設計。此課程是明德?lián)P的特色課程,明德?lián)P總結多年的工作經(jīng)驗,凝練內容精華,務求用最短時間、最簡潔的方式,使學生掌握Verilog中必備語法,并能夠進行RTL設計。同時,建立verilog代碼和硬件電路的對應關系,樹立正確的設計思維,為后面的高級編程打好基礎。

課程三 測試文件編寫
FPGA必須進行仿真,甚至仿真時間是FPGA開發(fā)中占用時間最長的環(huán)節(jié)。此課程將教授測試文件的編寫方法,利用明德?lián)P模板盡快搭建測試環(huán)境,自主完成仿真驗證。

第二階段 FPGA設計技巧強化訓練
課程一 FPGA設計技巧強化訓練
根據(jù)明德?lián)P多年的項目研發(fā)經(jīng)驗和教學經(jīng)驗,總結出一套實用、高效、適合簡單到復雜項目的設計方法和技巧,方法內容包括計數(shù)器設計、狀態(tài)機設計和模塊劃分技巧。
明德?lián)P將利用兩周時間,通過五十多個強化項目練習,短時間內使學生熟練使用整套設計方法,追求設計一次性成功,為后續(xù)高級項目開發(fā)打下堅實基礎。
五十個項目包括:VGA控制器、RS232協(xié)議、SPI協(xié)議、SCCB協(xié)議、IIC協(xié)議、攝像頭采集等。
該課程是明德?lián)P特色內容,該套方法將使學生終生受益,無論項目多復雜,都可通過該方法逐步實現(xiàn)。

第三階段 FPGA設計技巧高級訓練
課程一 視力檢測工程
本課程通過視頻檢測工程,強化明德?lián)P設計方法的掌握,并掌握如下知識:PLL、RAM、ROM等IP核的調用;VGA控制器實現(xiàn);圖像放大、縮小、旋轉的實現(xiàn)方法;圖像濾波的實現(xiàn)等。

課程二 斷電重加載時鐘工程
本課程通過斷電重加載時鐘工程,強化明德?lián)P設計方法的掌握,并掌握如下知識:EEPROM器件使用、CRC算法原理、CRC多種實現(xiàn)方法、如何閱讀數(shù)據(jù)手冊等。

課程三 溫度檢測工程
本課程通過溫度檢測工程,強化明德?lián)P設計方法,特別是狀態(tài)機的掌握,并掌握如下知識:如何閱讀數(shù)據(jù)手冊、復雜狀態(tài)的分解、RS232使用、軟件指令設計、軟件硬件協(xié)同工作等。

課程四 邊緣檢測工程
本課程通過邊緣檢測工程,強化明德?lián)P設計方法的掌握,并掌握如下知識:攝像頭配置方法、攝像頭采集方法、小波變換的實現(xiàn)、邊緣檢測實現(xiàn)等。


第四階段 FPGA理論及強化
課程一 FPGA時序
FPGA時序是FPGA中最難以掌握、但又是最關鍵的內容。本課程將講解FPGA時序理論、掌握時序分析工具、輸入延時約束方法、輸出延時約束方法、時鐘和寄存器延時約束方法、定位關鍵路徑、優(yōu)化關鍵路徑等。

課程二 流水線設計
解決FPGA時序最根本的方法,就是進行流水線設計。本課程講述流水線設計的背景、解決技巧和方法,通過本課程學習,學員將能夠解決在項目開發(fā)中所遇到的時序問題,能夠設計出滿足時序要求的邏輯電路。

課程三 異步時序設計
異步設計知識雖然簡單但卻非常關鍵,特別是在IC領域,90%的芯片流片失敗都由于異步時序沒處理好。本課程將介紹異步時序的背景和解決方法,并通過練習將這些方法運用到項目中。


課程三 SDRAM DDR課程
本課程將通過SDRAM接口設計,來綜合訓練FPGA時序。注意,本課程不是調用SDRAM IP核,這是沒有意義的。本課程是通過介紹SDRAM原理、時序和數(shù)據(jù)手冊,將要求學員自行完成整個邏輯設計,并解決遇到的時序問題。
本課程還將介紹DDR等器件。

課程四 數(shù)字信號處理課程
本課程將通過通信項目,掌握MATLAB和FPGA FIR濾波器的實現(xiàn)、掌握上變頻、下變頻、幀同步、頻率同步、調試解調的實現(xiàn)。

第五階段 高級課程設計
本課程將設計并實現(xiàn)一個真實和完整FPGA項目的開發(fā)流程,涉及方向為通信、數(shù)據(jù)采集、ARM協(xié)同、千兆網(wǎng)、DHCP協(xié)議、DUP協(xié)議、ARP協(xié)議、工業(yè)攝像頭、ISP圖像處理、GIGE協(xié)議等知識。具體包括,從需求到FPGA原理圖設計、調試,設計文檔編寫、模塊劃分、代碼編寫、功能仿真、上板調試、驗證實現(xiàn)等全部過程。
通過本課程的學習,學員將具有從事大中型項目的開發(fā)能力,適應企業(yè)崗位的要求,通過真實產(chǎn)品的項目案例培訓,使學員更有競爭力,跨入高薪名企!

有興趣的同學,可以加QQ群97925396,咨詢管理員,謝謝
您需要登錄后才可以回帖 登錄 | 立即注冊

本版積分規(guī)則

關于我們  -  服務條款  -  使用指南  -  站點地圖  -  友情鏈接  -  聯(lián)系我們
電子工程網(wǎng) © 版權所有   京ICP備16069177號 | 京公網(wǎng)安備11010502021702
快速回復 返回頂部 返回列表