色偷偷偷久久伊人大杳蕉,色爽交视频免费观看,欧美扒开腿做爽爽爽a片,欧美孕交alscan巨交xxx,日日碰狠狠躁久久躁蜜桃

x
x

不同的verilog代碼風格看RTL視圖之三

發(fā)布時間:2016-2-19 09:02    發(fā)布者:designapp
關(guān)鍵詞: verilog , RTL
  我們來做一個4選一的Mux的實驗,首先是利用if…else語句來做,如下。
  (由輸入xsel來選擇輸出的路數(shù)xin0,xin1,xin2,xin3其一,輸出yout)
  Ex3:
  input clk;
  input xin0,xin1,xin2,xin3;
  input[1:0] xsel;
  output yout;
  reg youtr;
  always @ (posedge clk)
  if(xsel == 2'b00) youtr RTL視圖如下:
  


  上面的視圖里,可以看出有三個等于比較器,然后在觸發(fā)器前會有三個2選1的選擇器。和我們的代碼是一樣的,第一個if語句的優(yōu)先級是最高的(這里所謂的優(yōu)先級最高不是軟件意義上的高優(yōu)先級,由于HDL設計的并行性,判斷語句綜合后不是先后進行判斷,而是在同一時刻進行判斷,也就是說if和后面的if else 或者else其實是同時進行判斷的),看紅線連接的網(wǎng)絡,如果它的等于比較器的邏輯值為1,那么決定了最后一個2選1mux的值必定是和xin0連接的而與前面的結(jié)果無關(guān)。依次類推,如果它的等于比較器的值為0,那么最后的輸出就由前面的邏輯來決定。其實,綜合出來這樣的結(jié)果和我們的設想還是有出入的,一個4選1mux何必如此復雜呢。
  下面就看用case語句來做這個4選1mcu吧。
  input clk;
  input xin0,xin1,xin2,xin3;
  input[1:0] xsel;
  output yout;
  reg youtr;
  always @ (posedge clk)
  case (xsel)
  2'b00: youtr RTL視圖如下:
  


  呵呵,上面應該就是我們所要的,4選1的mux,一目了然。Case與if的用法還是應該根據(jù)具體的情況而定,但是盡量多用case往往會更簡化硬件電路
                               
                                                               
                               
               
本文地址:http://m.54549.cn/thread-160910-1-1.html     【打印本頁】

本站部分文章為轉(zhuǎn)載或網(wǎng)友發(fā)布,目的在于傳遞和分享信息,并不代表本網(wǎng)贊同其觀點和對其真實性負責;文章版權(quán)歸原作者及原出處所有,如涉及作品內(nèi)容、版權(quán)和其它問題,我們將根據(jù)著作權(quán)人的要求,第一時間更正或刪除。
您需要登錄后才可以發(fā)表評論 登錄 | 立即注冊

相關(guān)視頻

關(guān)于我們  -  服務條款  -  使用指南  -  站點地圖  -  友情鏈接  -  聯(lián)系我們
電子工程網(wǎng) © 版權(quán)所有   京ICP備16069177號 | 京公網(wǎng)安備11010502021702
快速回復 返回頂部 返回列表