|
本帖最后由 changyongid 于 2009-8-4 23:37 編輯
大家好,我在用cadence建立元件庫(kù),畫cpu的時(shí)候遇到了一個(gè)問(wèn)題..
如圖....是在畫cpu的第三部分時(shí)出現(xiàn)的..
那幾個(gè)引腳的名字都相同...不知道這個(gè)時(shí)候該怎么處理.
---------------
解決:如二樓riverpeak版主所說(shuō),這里是命名沖突了....可以定義成不同的名字...
另,用capture cis的話電源地腳可以同名,但要設(shè)置為POWER屬性.這里我把它們的屬性都設(shè)置為power,就沒(méi)有出現(xiàn)報(bào)警錯(cuò)誤了...
==================================================
問(wèn)題:
在放置網(wǎng)絡(luò)標(biāo)號(hào)的時(shí)候..分為單頁(yè)面標(biāo)號(hào)和多頁(yè)面標(biāo)號(hào)是吧??
那我們?cè)陂_(kāi)始畫原理圖的時(shí)候,不知道以后這個(gè)連接點(diǎn)的標(biāo)號(hào)是在同一個(gè)頁(yè)面還是不同頁(yè)面,這個(gè)時(shí)候怎么辦?
-----------
先放單頁(yè)的最后提示你哪些和下頁(yè)沒(méi)有鏈接的信號(hào),你再放連頁(yè)的.
比如這里cpu與rom ram的引腳鏈接較多,可以把它們畫在一個(gè)頁(yè)面里,這樣就可以不放跨頁(yè)的標(biāo)號(hào)了.
注:總線要放置port
(其實(shí)這一點(diǎn)我還沒(méi)有完全弄懂,因?yàn)楝F(xiàn)在還沒(méi)有一個(gè)全面的認(rèn)識(shí),等原理圖畫到后面,遇到問(wèn)題來(lái)再理解一下)
這些個(gè)問(wèn)題和答案放在這里記錄一下,也許我認(rèn)識(shí)的不全面,貼在這里給像我一樣初畫原理圖的人一個(gè)借鑒.
|
|