|
摩爾定律尚未終結(jié)，半導(dǎo)體制造工藝正向更細(xì)微的線寬發(fā)展。如今，FPGA廠商開始率先采用最新的半導(dǎo)體技術(shù)。兩年前，賽靈思（Xilinx）公司率先公布了28nm FPGA技術(shù)，今年則是Altera公司在20nm節(jié)點(diǎn)走在了前頭。 本月初，Altera公司公開了其20nm創(chuàng)新技術(shù)。近日，Altera公司資深副總裁兼首席技術(shù)官M(fèi)isha Burich博士來京介紹了該公司20nm技術(shù)的情況。 Burich博士介紹說，目前的處理器技術(shù)存在著靈活性和效率之間的矛盾。通用處理器最靈活，但其每瓦功效最低；專用硬件功效最高，但不具備靈活性，如下圖所示。FPGA廠商具備一個(gè)優(yōu)勢(shì)，可以實(shí)現(xiàn)硅片融合，將微處理器、DSP、FPGA、ASSP和ASIC集成到一個(gè)器件中�；旌舷到y(tǒng)架構(gòu)器件結(jié)合了每一類半導(dǎo)體器件的優(yōu)點(diǎn)，提高了靈活性也優(yōu)化了性能。 
兩難的問題：靈活性和效率 來源：“High-Performance Energy-Efficient Reconfigurable Accelerator Circuits for the Sub-45nm Era”，2011年7月。作者：Ram K. Krishnamurthy，電路研究實(shí)驗(yàn)室，Intel公司。 Burich博士介紹說，Altera公司的硅片融合由來已久。在130nm節(jié)點(diǎn)，Altera公司在FPGA上集成了存儲(chǔ)器和DSP模塊，在90nm節(jié)點(diǎn)集成了硬收發(fā)器，在65nm集成了硬件控制器和功率控制電路，在40nm集成了高效硬協(xié)議和硬處理器，在28nm集成了可變精度硬DSP。實(shí)際上，在28nm節(jié)點(diǎn)，芯片上真正用于FPGA的面積僅有40%，大部分面積都用來集成其他功能。 在20nm節(jié)點(diǎn)，Altera將采用3D 異構(gòu)IC技術(shù)，即在硅基片上堆疊FPGA、Altera的HardCopy ASIC、第三方ASIC、存儲(chǔ)器、光模塊等組件，系統(tǒng)集成度將提高10倍以上，在提高性能的同時(shí)降低了系統(tǒng)功耗并減小了電路板面積，降低了系統(tǒng)成本。
3D IC技術(shù)助力硅片融合 Burich博士介紹說，Altera的3D IC技術(shù)側(cè)重于異構(gòu)，即追求融合其他技術(shù)而不是單純的FPGA容量。此外，Altera采用的制造技術(shù)使芯片的良率更高，這意味著與競爭者相比更低的產(chǎn)品價(jià)格。 除了硅片融合，Altera的20nm技術(shù)還將大幅提升DSP性能和收發(fā)器帶寬。Altera公司的20nm技術(shù)將采用可調(diào)精度DSP模塊，具備大于5 TFLOP的單精度IEEE 754浮點(diǎn)處理能力，性能是28nm器件的5倍。收發(fā)器的帶寬可達(dá)40Gbps（芯片至芯片）及28Gbps（芯片至背板），較28nm器件提升了一倍。 的確，這一切看起來都是非常美好的。我們希望早日見到Altera的20nm產(chǎn)品面世。 |
