|
如何設(shè)計(jì)pcb板的高速電路，主要從以下幾方面來(lái)考慮： 時(shí)序配合考慮 如今的電子產(chǎn)品大多運(yùn)行在100 MHz甚至更高的頻率，諸如RAM，CPU，FPGA，ASIC以及隨機(jī)邏輯等，所有這些都是對(duì)時(shí)序要求很強(qiáng)的器件，如果它們之間時(shí)序的配合不符合指定要求，那么就很容易導(dǎo)致系統(tǒng)工作紊亂，因此對(duì)高速電路設(shè)計(jì)應(yīng)該考慮的第一個(gè)問(wèn)題就應(yīng)是時(shí)序配合問(wèn)題。 時(shí)序配合主要體現(xiàn)在：信號(hào)的建立時(shí)間和保持時(shí)間違反標(biāo)準(zhǔn)、最小脈寬不符合要求以及系統(tǒng)中有多相時(shí)鐘時(shí)所造成的相位重疊等。在高速電路設(shè)計(jì)中，信號(hào)的周期一般只有ns級(jí)的寬度，此時(shí)要保證時(shí)鐘信號(hào)與數(shù)據(jù)信號(hào)之間做到準(zhǔn)確的配合已非易事，再加之器件本身或多或少的會(huì)存在各種參數(shù)的漂移、分散等等，就更難以實(shí)現(xiàn)不同時(shí)序信號(hào)之間的相互配合。針對(duì)以上所言，對(duì)高速電路的設(shè)計(jì)首先應(yīng)考慮設(shè)計(jì)前的功能仿真驗(yàn)證，從理論上認(rèn)真分析各個(gè)信號(hào)所到之處能否滿足預(yù)期指標(biāo)。其次是核對(duì)時(shí)序電路中各器件是否滿足自身的時(shí)序要求，對(duì)所有涉及到的器件都應(yīng)使用高頻測(cè)試儀器認(rèn)真核對(duì)、校驗(yàn)器件自身的各個(gè)參數(shù)。 信號(hào)完整性考慮 任何電路設(shè)計(jì)之前都應(yīng)考慮到電路設(shè)計(jì)完成之后系統(tǒng)中各信號(hào)的完整性，即SI（Signal Integrity），也稱為信號(hào)質(zhì)量。在高速電路設(shè)計(jì)中這一點(diǎn)更加重要，如果事先沒(méi)有加以充分考慮，就很容易造成系統(tǒng)中各信號(hào)質(zhì)量嚴(yán)重受損，或者說(shuō)信號(hào)的完整性很容易就會(huì)遭到破壞。下列幾種情況即是在對(duì)高速電路設(shè)計(jì)中影響信號(hào)完整性的幾種表現(xiàn)。 1 信號(hào)之間的串繞 串繞的表現(xiàn)形式可由圖2來(lái)說(shuō)明，當(dāng)一根信號(hào)線上有交變的電流通過(guò)時(shí)，周?chē)蜁?huì)產(chǎn)生交變的磁場(chǎng)，而處于交變磁場(chǎng)中的導(dǎo)線則會(huì)感應(yīng)出一定的電壓信號(hào)，這樣與之相鄰的信號(hào)線上就會(huì)感應(yīng)出相關(guān)的電壓信號(hào)，造成2根信號(hào)線相互影響，從而導(dǎo)致導(dǎo)線中信號(hào)的質(zhì)量下降。信號(hào)線之間串繞的大小主要取決于磁場(chǎng)變化的速率（一般由驅(qū)動(dòng)信號(hào)上升和下降沿的變化律來(lái)決定）、周?chē)橘|(zhì)的介電特性及布線之間的距離等。 2 信號(hào)的過(guò)沖與下沖 影響信號(hào)完整性的另一個(gè)表現(xiàn)是信號(hào)線中出現(xiàn)的過(guò)沖與下沖電平信號(hào)，這些信號(hào)有時(shí)遠(yuǎn)遠(yuǎn)超過(guò)電源電壓范圍，嚴(yán)重時(shí)會(huì)造成對(duì)器件的損壞。過(guò)沖與下沖的來(lái)源一般有2方面：走線過(guò)長(zhǎng)和信號(hào)的電平信號(hào)轉(zhuǎn)換太快。 3 信號(hào)延時(shí) 過(guò)多信號(hào)的延時(shí)會(huì)導(dǎo)致電路的時(shí)序出錯(cuò)和功能混亂。信號(hào)延時(shí)一般表現(xiàn)為信號(hào)在邏輯電平的高與低門(mén)限之間變化時(shí)沒(méi)有及時(shí)的跳變，因而電平信號(hào)會(huì)保持較長(zhǎng)時(shí)間的恒定，使信號(hào)電平轉(zhuǎn)換滯后。信號(hào)延時(shí)產(chǎn)生的原因是驅(qū)動(dòng)過(guò)載或者是走線過(guò)長(zhǎng)。 4 信號(hào)振蕩 信號(hào)震蕩表現(xiàn)為信號(hào)在邏輯電平的高與低門(mén)限之間變化時(shí)不成單調(diào)變化趨勢(shì)，而是出現(xiàn)來(lái)回的震蕩。設(shè)計(jì)電路時(shí)如果系統(tǒng)中信號(hào)線走線過(guò)長(zhǎng)、負(fù)載過(guò)重或信號(hào)與信號(hào)之間出現(xiàn)串繞都會(huì)造成這種現(xiàn)象發(fā)生。 |
