色偷偷偷久久伊人大杳蕉,色爽交视频免费观看,欧美扒开腿做爽爽爽a片,欧美孕交alscan巨交xxx,日日碰狠狠躁久久躁蜜桃

通用異步收發(fā)芯片SCC2691的原理及應用

發(fā)布時間:2010-3-3 22:34    發(fā)布者:qgq
關鍵詞: SCC2691 , 收發(fā)芯片
引 言

1 概 述

SCC2619是Philips公司推出的高集成、低能耗的全雙工通用異步收發(fā)器 UART。該芯片的接收與發(fā)送速度可以分別定義,接收器采用三倍緩沖方式,在中斷驅(qū)動系統(tǒng)中大大減少了CPU處理中斷的次數(shù)。SCC2691在收、發(fā)雙方之間提供了一種握手方式,當接收方的緩沖區(qū)已滿時,能自動使遠程發(fā)送方的發(fā)送失效。除此之外,SCC2691還具有以下特性:

△可編程的數(shù)據(jù)格式為5~8位數(shù)據(jù)位;可選擇的奇偶校驗位;可編程的停止位。
△16位可編程的計數(shù)器/定時器。
△收發(fā)器的波特率可分別按以下方式定義:從50~115.2K共18種固定的波特率;由計數(shù)器/定時器驅(qū)動的非標準自定義的波特率;外部時鐘的1倍或16倍頻。
△奇偶校驗、幀錯誤、溢出錯誤檢測。
△可編程的通道方式。
△7個中斷源,但同時僅有一種中斷輸出。



2 引腳定義

SCC2691采用SO、PLCC、DIP等形式封裝。主要引腳功能定義如下:

D0~D7:數(shù)據(jù)總線。在CPU和UART之間所有的數(shù)據(jù)、命令、狀態(tài)信息等都是通過數(shù)據(jù)總線進行傳遞的。在CEN信號是有效低電平時,發(fā)送的方向由WRN和RDN兩個讀寫控制決定;當CEN為高電平時,數(shù)據(jù)總線三態(tài)。

CEN:芯片使能引腳,低電平有效。低電平使能時,在CPU與UART之間通過D0~D7傳遞的數(shù)據(jù)受   WRN、RDN和A0~A2等引腳控制;高電平時,使UART與CPU隔離。

WRN:寫選通,低電平有效。當CEN為低電平時,WRN上的低電平使數(shù)據(jù)總線D0~D7上的數(shù)據(jù)被送往由地址A0~A2選中的寄存器中。
  
RDN:讀選通,低電平有效。當CEN為低電平時,RDN上的低電平將被地址A0~A2選中的寄存器的內(nèi)容送往數(shù)據(jù)總線D0~D7。
  
A0~A2:地址輸入端。選擇執(zhí)行讀寫操作的UART寄存器。

RESET:復位輸入端,高電平有效。復位時將清除UART中的狀態(tài)寄存器(SR)、中斷屏蔽寄存器(IMR)、中斷狀態(tài)寄存器(ISR),設置方式指針指向方式寄存器1(MR1),使發(fā)送和接收失效,并且引腳TxD置為高電平。

INTRN:中斷請求輸出端,低電平有效?蓮钠邆中斷源中選擇一個作為UART的中斷輸出。CPU可以讀中斷狀態(tài)寄存器(ISR),以判斷七個中斷源的狀態(tài)。該引腳是漏極開路輸出,需要接上拉電阻。

X1/CLK:晶體連接或外部時鐘輸入端。通常采用3.6864MHz的晶體。

X2:晶體連接端。若未連接晶體,最好使該引腳懸空。

RxD:串行數(shù)據(jù)輸入端。

TxD:串行數(shù)據(jù)輸出端。當發(fā)送器空閑、不使能或者UART工作在本地循環(huán)狀態(tài)下,該引腳輸出高電平。
  
MPO:多功能輸出端。通過對輔助控制寄存器(ACR)進行編程,可以選擇以下8種功能作為該引腳的輸出。
① RTSN:請求發(fā)送,低電平有效?赏ㄟ^編程命令寄存器(CR)使該引腳使能,也可以設置方式寄存器(MR),當發(fā)送方結(jié)束發(fā)送或接收方的接收緩沖區(qū)已滿時自動復位。
② C/TO:計數(shù)/定時器輸出。
③ TxC1X:發(fā)送器頻率的1倍頻輸出。
④ TxC16X:發(fā)送器頻率的16倍頻輸出。
⑤ RxC1X:接收器頻率的1倍頻輸出。
⑥ RxC16X:接收器頻率的16倍頻輸出。
⑦ TxRDY:表示發(fā)送器保存寄存器(THR)空。低電平有效(漏極開路輸出)。
⑧ RxRDY/FFULL:標識接收器緩沖區(qū)非空或已滿。低電平有效(漏極開路輸出)。
  
MPI:多功能輸入引腳。該引腳可定義為以下3種功能:
① GPI:通用引腳。該引腳上的跳變或電平狀態(tài)可以作為中斷源反映到中斷狀態(tài)寄存器(ISR)的相應位。
② CTCLK:計數(shù)器/定時器的外部輸入時鐘。
③ RTCLK:接收器或發(fā)送器的外部時鐘輸入。設置時鐘選擇寄存器(CSR)可選擇輸入的1倍頻或16倍頻作為接收和發(fā)送的頻率。

3 主要功能

(1)中斷控制

以下內(nèi)部事件的發(fā)生可以使能中斷輸出引腳(INTRN):發(fā)送保持寄存器(THR)準備好;發(fā)送轉(zhuǎn)移寄存器(TSR)空;接收保持寄存器(RHR)準備好或已滿;接收到break信號的開始或結(jié)束;計數(shù)器達到定義的計數(shù)值;MPI端腳的跳變;MPI端腳的電平狀態(tài)。
   
與中斷控制相關的寄存器是中斷屏蔽寄存器(IMR)和中斷狀態(tài)寄存器(ISR)。IMR用于從以上七個中斷源中選擇一種作為觸發(fā)INTRN的條件。CPU可以讀取ISR來獲得所有中斷源的狀態(tài)。ISR不受IMR的影響。
   
(2)操作控制

UART的控制邏輯單元接收來自CPU的命令生成相應的信號來支配內(nèi)部各器件進行操作?刂七壿媶卧ㄟ^地址譯碼和讀寫控制使CPU與UART相互通信。地址譯碼與讀寫控制之間的關系見表1。

表1 寄存器地址表

A2A1A0讀(RDN=0)寫(WRN=0)
000方式寄存器MR1/MR2方式寄存器MR1/MR2
001狀態(tài)寄存器SR時鐘選擇寄存器CSR
010波特率生成器測試方式命令寄存器CR
011接收保持寄存器RHR發(fā)送保持寄存器THR
1001倍頻/16倍頻測試方式輔助控制寄存器ACR
101中斷狀態(tài)寄存器ISR中斷屏蔽寄存器IMR
110計數(shù)器/定時器高位輸出寄存器CTU計數(shù)器/定時器高位預置寄存器CTUR
111計數(shù)器/定時器低位輸出寄存器CTL計數(shù)器/定時器低位預置寄存器CTUR

  方式寄存器1(MR1)和方式寄存器2(MR2)通過一個輔助指針來訪問。當上電復位或通過命令寄存器(CR)執(zhí)行復位命令時,指針指向MR1,以后對MR1的任何讀寫操作都使指針指向MR2,并一直指向MR2,直到再次執(zhí)行復位命令。

(3)計數(shù)器/定時器

計數(shù)器/定時器的工作方式和輸入時鐘源的選擇,可以通過編程輔助控制寄存器(ACR)從八種方式中選擇。計數(shù)器/定時器的輸出可以設置為多功能輸出口MPO,定時器的輸出也可以作為生成波特率的選擇之一。

① 定時方式:定時器的輸出是一個方波,其周期是寄存器CTUR和CTLR中值的2倍。定時器溢出時,中斷狀態(tài)寄存器(ISR)中的計數(shù)器準備好(counter ready)置位。當發(fā)布一個中斷計數(shù)器命令時,定時器不會終止,僅影響ISR中的counter ready位。當接收到一個開始計數(shù)/定時器命令時,定時器會終止當前的操作,以新的CTUR和CTLR開始一個定時周期。

② 計數(shù)方式:計數(shù)器接收到開始計數(shù)命令后,將計數(shù)值送入CTU和CTL。當計數(shù)值達到預定的存入CTUR和CTLR中的值時,ISR中的counter ready位置1,計數(shù)操作不會停止,直到接收到結(jié)束計數(shù)命令為止。CPU可以在任何時候設置寄存器CTUR和CTLR,但是該值僅有當結(jié)束本次計數(shù)并開始下一次計數(shù)命令時才有效。

(4)接收和發(fā)送

發(fā)送器接收來自CPU的并行數(shù)據(jù),將其轉(zhuǎn)換為串行數(shù)據(jù)流送往TxD端口,串行數(shù)據(jù)流被以一個開始位、可編程個數(shù)的數(shù)據(jù)位、可選擇的奇偶校驗位和可編程個數(shù)的停止位的組合形式發(fā)送出去。發(fā)送結(jié)束后,若沒有新的數(shù)據(jù)被送往發(fā)送保持寄存器(THR),則TxD端腳保持高電平,并且狀態(tài)寄存器(SR)中的位TxEMT置1。當CPU將一個新的數(shù)據(jù)送往THR后,TxEMT位清零,發(fā)送操作繼續(xù)。發(fā)布一個開始break命令,可以使發(fā)送器發(fā)送一個break信號(持續(xù)的低電平)。發(fā)送器接收到一個終止發(fā)送的命令時,若其正在發(fā)送數(shù)據(jù)或THR中仍有數(shù)據(jù),發(fā)送器會繼續(xù)發(fā)送直到THR為空截止。

接收器從RxD引腳接收串行數(shù)據(jù),檢測其開始位、奇偶校驗位、終止位,若有錯誤則設置狀態(tài)寄存器(SR)中的相應位。接收器將數(shù)據(jù)送往接收保持寄存器(RHR),等待CPU以查詢方式或以中斷方式讀取數(shù)據(jù),并且將SR中的RxRDY和中斷狀態(tài)寄存器(ISR)的RxRDY位置1。

接收保持寄存器(RHR)是一個可容納3個字符的先進先出隊列(FIFO)。接收器將從 RxD接收到的數(shù)據(jù)送往FIFO的開始位置,并將SR中的RxRDY置1。RxRDY=1,表示FIFO中有接收字符;而FFULL=1,表示FIFO已滿。在方式寄存器1(MR1)中,可以選擇RxRDY或FFULL作為接收中斷源。讀RHR可以將其中的數(shù)據(jù)連同在SR中的相應狀態(tài)位一起從FIFO中彈出。

4 寄存器

寄存器是CPU與UART之間進行操作的橋梁。CPU通過編程寄存器來支配UART操作,另外,各種狀態(tài)寄存器的變化也體現(xiàn)了命令的執(zhí)行結(jié)果。

5 應 用

(1)硬件電路

圖1是使用SCC2691設計的擴展串口電路。其中AD0~AD7接CPU(億恒 C164CI)數(shù)據(jù)總線;A12~A14與CPU地址線相連;、分別與CPU的讀寫信號相連;RESET接CPU的RESETOUT;2691_CS是 SCC2691的片選信號;INTRN接CPU的中斷輸入端。

(2)測試程序

測試程序采用Tasking C集成環(huán)境開發(fā),具體程序見網(wǎng)絡補充版(http://www.dpj.com.cn)。

參考文獻

   1. SCC2691 data sheet http 查看詳情
   2. SCN2681/SCN68681 And SCC2691 Data Communications
   3. 程軍 億恒(西門子)C1 66系列1 6位單片機原理與開發(fā) 2001

作 者:清華大學     于立萍
           煙臺職業(yè)學院  王燕  
來 源:單片機與嵌入式系統(tǒng)應用2003(7)
本文地址:http://m.54549.cn/thread-8813-1-1.html     【打印本頁】

本站部分文章為轉(zhuǎn)載或網(wǎng)友發(fā)布,目的在于傳遞和分享信息,并不代表本網(wǎng)贊同其觀點和對其真實性負責;文章版權(quán)歸原作者及原出處所有,如涉及作品內(nèi)容、版權(quán)和其它問題,我們將根據(jù)著作權(quán)人的要求,第一時間更正或刪除。
您需要登錄后才可以發(fā)表評論 登錄 | 立即注冊

關于我們  -  服務條款  -  使用指南  -  站點地圖  -  友情鏈接  -  聯(lián)系我們
電子工程網(wǎng) © 版權(quán)所有   京ICP備16069177號 | 京公網(wǎng)安備11010502021702
快速回復 返回頂部 返回列表