|
來源：EXPreview 近年來，人工智能（AI）、高性能計算（HPC）和PC一直在推動高性能DRAM產(chǎn)品的研發(fā)，市場對HBM類DRAM的需求也在迅速增長。三星、SK海力士和美光三家主要存儲器制造商都加大了這方面的投入，以加快研發(fā)的進(jìn)度。從去年下半年起，就不斷傳出有關(guān)下一代HBM4的消息。 JEDEC固態(tài)存儲協(xié)會已發(fā)出公告，宣布即將完成HBM4標(biāo)準(zhǔn)的制定工作。新設(shè)計被認(rèn)為是HBM3標(biāo)準(zhǔn)的進(jìn)化，旨在進(jìn)一步提高數(shù)據(jù)處理速率，同時保持基本功能，比如更高的帶寬、更低的功耗、增加每個芯片以及堆棧的容量。 JEDEC表示，HBM4的進(jìn)步對于需要高效處理大型數(shù)據(jù)集和復(fù)雜計算的應(yīng)用程序來說至關(guān)重要，覆蓋范圍包括生成式AI、高性能計算、高端顯卡和服務(wù)器。與HBM3相比，HBM4將使每個堆棧的通道數(shù)增加一倍，并且占用了更大的物理空間。早在去年就有報道稱，HBM4堆棧將采用2048位接口，而以往每個HBM堆棧采用的都是1024位接口，位寬翻倍是2015年HBM內(nèi)存技術(shù)推出后的最大變化。 此外，為了確保支持設(shè)備的兼容性，在新標(biāo)準(zhǔn)里，單個控制器可以同時使用HBM3和HBM4，不同的配置需要不同的中介器來適配。HBM4將指定24Gb和32Gb層，并提供4-high、8-high、12-high和16-high的TSV堆棧，目前JEDEC已就最高6.4 Gbps的速率達(dá)成協(xié)議，并討論更高的頻率。 有消息稱，JEDEC為了降低三星、SK海力士和美光的制造難度，可能會放寬HBM4在高度方面的要求，也就是最高的720微米的限制，12層及16層堆疊的HBM4高度將放寬至775微米。這意味著利用現(xiàn)有的鍵合技術(shù)就能實(shí)現(xiàn)16層堆疊，而無需轉(zhuǎn)向新的混合鍵合技術(shù)。 |
