通用訪問與性能提升：
MicroBlaze™ V軟處理器（基于RISC V開源ISA）提供了更廣泛的通用訪問能力。
對(duì)于Versal器件，QoR（FMAX）得到了顯著增強(qiáng)，有助于提升系統(tǒng)性能。
時(shí)鐘與物理優(yōu)化：
針對(duì)multi-SLR Versal器件，整個(gè)SLR邊界的時(shí)鐘與P&R物理優(yōu)化期間提供了由用戶控制的重定時(shí)和時(shí)鐘樹選擇功能，這有助于最大程度減小時(shí)鐘偏差。
Dynamic Function eXchange (DFX) 提升：
增強(qiáng)了DFX設(shè)計(jì)的報(bào)告，有助于設(shè)計(jì)收斂。
為串列配置以及針對(duì)Versal SSIT器件的DFX增加了支持，滿足PCIe®時(shí)序要求。
Power Design Manager增強(qiáng)：
新增了Zynq™ RFSoC系列支持，提供了更全面的功耗管理選項(xiàng)。
提供了面向假設(shè)分析及功耗類別可視化的內(nèi)建圖形，并添加了將PDM內(nèi)容導(dǎo)出到電子數(shù)據(jù)表的功能，以實(shí)現(xiàn)信息快速共享。
用戶界面與工具增強(qiáng)：
新增GUI窗口，為IPI中的Versal器件實(shí)現(xiàn)匯源地址路徑的可視化。
BD (IPI)中的手動(dòng)分配地址鎖定功能增強(qiáng)了設(shè)計(jì)的靈活性。
為Versal器件中的DFX平面圖提供了增強(qiáng)的可視化功能。
在Versal單片器件的相同設(shè)計(jì)中增加了對(duì)Tandem+DFX的支持。
IP與仿真支持：
為UltraScale+器件中的Queue DMA IP擴(kuò)展了對(duì)Tandem配置的支持。
為SystemC用戶提供了Vivado仿真器VCD支持，增強(qiáng)了與其他仿真環(huán)境的兼容性。
平均QoR提升：
使用Intelligent Design Runs*，Versal™自適應(yīng)SoC的平均QoR提升了8%，UltraScale+ FPGA的平均QoR提升了13%，顯著提高了設(shè)計(jì)效率和性能。
多線程支持：
在PDM中為Versal器件的比特流生成擴(kuò)展了多線程支持，提高了生成效率。
通過多線程支持加速器件映像生成，進(jìn)一步提升了設(shè)計(jì)流程的速度。
發(fā)表評(píng)論
