色偷偷偷久久伊人大杳蕉,色爽交视频免费观看,欧美扒开腿做爽爽爽a片,欧美孕交alscan巨交xxx,日日碰狠狠躁久久躁蜜桃

查看: 1178|回復(fù): 0
打印 上一主題 下一主題

初學(xué)Allegro的PCB設(shè)計流程的簡單記錄

[復(fù)制鏈接]
跳轉(zhuǎn)到指定樓層
樓主
發(fā)表于 2024-4-7 18:57:40 | 只看該作者 |只看大圖 回帖獎勵 |倒序瀏覽 |閱讀模式
大家好,我是KMDNagito,是西安芯聯(lián)方圓的一名培訓(xùn)學(xué)員。最近學(xué)習(xí)了allegro的基本操作,對pcb的設(shè)計流程也有了大致的了解,想簡單記錄一下,同時系統(tǒng)地鞏固一下操作和相關(guān)知識。
本人萌新一枚,初入論壇與硬件行業(yè),如果有哪里有紕漏或錯誤還請多多包涵,多多指教,希望能不斷的分享,從中學(xué)習(xí)
初學(xué)Allegro原理圖和PCB設(shè)計流程學(xué)習(xí)指南
一、非電氣引腳零件的制作
1、建圓形鉆孔:
我們這這里打開這個程序

然后選擇機械孔,下面選擇圓形。

記得先注意一下單位,我們這里改為使用毫米
1)、parameter:沒有電器屬性(non-plated)
2)、layer:只需要設(shè)置頂層和底層的regular pad,中間層以及阻焊層和加焊層都是null。
注意:regular pad要比drillhole大一點。
在這里設(shè)置每層的regular pad


在這里設(shè)置阻焊層的大小,一般比焊盤大一些,我們設(shè)置3.6
再來設(shè)置drill hole,一般比焊盤小一些,我們設(shè)置3.4

二、Allegro建立電路板板框
步驟:
1、  設(shè)置繪圖區(qū)參數(shù),包括單位,大小。
單位選擇mil,精度可以選擇兩位
2、  定義outline區(qū)域
要定義outline區(qū)域我們需要板子的外型文件,后綴為dxf的就是我們的外形文件,可以導(dǎo)入程序。

在程序中導(dǎo)入

這個時候我們再導(dǎo)入。


更正一下,這里要改成毫米
外形就出現(xiàn)啦

同樣的操作我們來導(dǎo)入底層,選擇incremental addition來防止覆蓋。

更正一下,這里要改成毫米


就可以看到正面反面啦

選擇move命令,選擇all on,user pick,選擇snap pick to,segment vertex 左下角的點為基準點,輸入x 0 0 放置到原點。



然后給兩個層分別賦予顏色。


3、定義route keepin區(qū)域(可使用Z-copy操作)



就可以看到route keepin的建立了。


4、定義package keepin區(qū)域
同理我們zcopy一個package keepin

可以看到紫色的package keepin
  
我們再把bottom翻轉(zhuǎn)一下也放過來。

選中之后右鍵,選擇mirror geometry,隨便找個其他的位置放下來,再吸附去選中邊角放到原點和之前的top層的圖形重合。


三、Allegro定義層疊結(jié)構(gòu)
對于最簡單的四層板,只需要添加電源層和底層,步驟如下:
1、  Setup –> cross-section

2、  添加層,電源層和地層都要設(shè)置為plane,同時還要在電氣層之間加入電介質(zhì),一般為FR-4




3、設(shè)置完成可以再Visibility看到多出了兩層:GND和POWER

4、鋪銅(可以放到布局后再做)

5、z-copy –> find面板選shape(因為鋪銅是shape)–> option面板的copy to class/subclass選擇ETCH/GND(注意選擇create dynamic shape)完成GND層覆銅(這里我們后面再鋪吧)

6、相同的方法完成POWER層覆銅(這里我們后面再鋪吧)

四、Allegro生成網(wǎng)表

1、重新生成索引編號:tools–> annotate



2、DRC檢查:tools –> Design Rules Check,查看session log。




3、生成網(wǎng)表:tools –>create netlist,產(chǎn)生的網(wǎng)表會保存到allegro文件夾,可以看一下session log內(nèi)容。

五、Allegro導(dǎo)入網(wǎng)表

1、file –> import–> logic –> design entry CIS(這里有一些選項可以設(shè)置導(dǎo)入網(wǎng)表對當前設(shè)計的影響)



2、選擇網(wǎng)表路徑,在allegro文件夾。

3、點擊Import Cadence導(dǎo)入網(wǎng)表。

4、導(dǎo)入網(wǎng)表后可以再place–> manully –> placement list選components by refdes查看導(dǎo)入的元件。



5、設(shè)置柵格點,所有的非電氣層用一套,所有的電氣層用一套。注意手動放置元件采用的是非電氣柵格點。


6、設(shè)置drawing option,status選項會顯示出沒有擺放元件的數(shù)量,沒有布線的網(wǎng)絡(luò)數(shù)量




六、Allegro手工擺放元件

1、place –>manully –> components by refdes可以看到工程中的元件,可以利用selectionfilters進行篩選。另外也可以手工擺放庫里的元件。還可以將對話框隱藏(hide),并且右鍵 –> show
就可以顯示了。





2、如何鏡像擺放到底層?


    方法一:先在option選mirror,在選器件

    方法二:先選器件,然后右鍵 –> mirror

    方法三:setup –> drawing option –> 選中mirror,就可進行全局設(shè)置

    方法四:對于已擺放的零件,Edit –> mirror在find面板選中symbol,再選元件


這樣放好元件后就會自動在底層。






3、如何進行旋轉(zhuǎn)?

    方法一:對于已經(jīng)擺放的元件,Edit –> move 點擊元件,然后右鍵 –> rotate就可以旋轉(zhuǎn)

    方法二:擺放的時候進行旋轉(zhuǎn),在option面板選擇rotate




七、Allegro快速擺放元件
1、開素擺放元件:place–> quickplace –> place all components



2、如何關(guān)閉和打開飛線?


關(guān)閉飛線:Display –> Blank Rats –> All 關(guān)閉所有飛線

打開飛線:Display –> Show Rats –> All 打開所有飛線

3、快速找器件:Find面板 –> Find By Name –> 輸入名字


八、Allegro布局基本知識

1、擺放的方法:Edit –>move或mirror或rotate

2、關(guān)于電容濾波,當有大電容和小電容同時對一點濾波時,應(yīng)該把從小電容拉出的線接到器件管腳。即靠近管腳的為最小的電容。

3、各層顏色設(shè)置:top –> 粉色;bottom –> 藍色;


九、約束規(guī)則的設(shè)置概要

1、約束的設(shè)置:setup –>constrains –> set standard values 可以設(shè)置線寬,線間距。間距包括:pinto pin、line to pin、line to line等


2、主要用spacing ruleset 和 physical rule set 來設(shè)置線距、線寬及過孔規(guī)則。


3、Spacing rule set 主要設(shè)置線距規(guī)則。

4、Physical rule set主要設(shè)置線寬及過孔規(guī)則。



十、約束規(guī)則設(shè)置具體方法

1、在進行設(shè)置時,注意在ConstrainSet Name選擇Default。這樣只要是沒有特殊指定的網(wǎng)絡(luò),都是按照這個規(guī)則來的。

2、一般設(shè)置規(guī)則:pin to pin為6mil,其他為8mil。


3、  Physical Rule中設(shè)置最大線寬,最小線寬,頸狀線(neck),差分對設(shè)置(這里設(shè)置的優(yōu)先級比較低,可以不管,等以后專門對差分對進行設(shè)置),T型連接的位置,指定過孔


4、添加一個線寬約束:先添加一個ConstraintSet Name,在以具體網(wǎng)絡(luò)相對應(yīng)。



十一、區(qū)域規(guī)則設(shè)置

1、設(shè)定特定區(qū)域的規(guī)則,例如,對于BGA器件的引腳處需要設(shè)置線寬要窄一些,線間距也要窄一些。

2、setup –>constraints –> constraint areas –> 選中arearsrequire a TYPE property –> add 可以看到options面板的class/subclass為BoardGeometry/Constraint_Area –> 在制定區(qū)域畫一個矩形
–> 點擊矩形框,調(diào)出edit property –> 指定間距(net spacing type)和線寬(net physical type) –> 在assignment table進行指定


(不好意思還沒學(xué)到這里,下次分享)



十二、相對延遲約束規(guī)則設(shè)置(即等長設(shè)置)

1、在設(shè)置相對延遲約束之前也需要先建立拓撲約束

2、在拓撲約束對話框 –>set constraint –> Rel Prop Delay 設(shè)定一個新規(guī)則的名稱 –> 指定網(wǎng)絡(luò)起點和終點 –> 選擇local(對于T型網(wǎng)絡(luò)的兩個分支選擇此選項)和global(對于總線型信號)

在這里我們可以用Match Group來實現(xiàn)這樣的功能,這里僅作演示。



十三、布線準備

1、設(shè)置顏色:Display–> color/visibility 其中g(shù)roup主要設(shè)置:stack-up,geometry,component,area,這里主要是去方便我們識別,方便找焊盤和走線




3、  高亮設(shè)置:Display –>color/visibility –> display選項:temporary highlight和permanent highlight 然后再在display –>highlight選擇網(wǎng)絡(luò)就可以高亮了。但是此時高亮的時候是虛線,可能
看不清,可以在setup –>user preferences –> display –> display_nohilitefont 打開此選項 也可以設(shè)置display_drcfill,將DRC顯示也表示為實現(xiàn),容易看到。另外DRC標志大小的設(shè)置在setup –> drawing option –>display –> DRC marker size




3、布局的時候設(shè)置的柵格點要大一些,在布線的時候,柵格點要小一些



4、執(zhí)行每一個命令的時候,注意控制面板的選項,包括option,find,visibility

5、不同顏色高亮不同的網(wǎng)絡(luò):displayhighlight –> find面板選擇net –> option面板選擇顏色,然后再去點擊網(wǎng)絡(luò)。也可以通過dehilight去取消高亮。

十四、差分布線

1、  差分線走線:route –>conect然后選擇差分對中的一個引腳,如果已經(jīng)定義了差分對,就會自動進行差分對布線。我們可以在這里定義差分。


2、如果在差分布線時想變?yōu)閱味俗呔,可以點擊右鍵:single trace mode


十五、蛇形走線

1、  群組走線:route –> 選擇需要布線的飛線這樣就可以多根線一起走線了 –> 但快到走線的目的焊盤時,右鍵 –> finish 可以自動完成 –> 再利用slide進行修線

2、常用的修線命令:

(1)、edit –>delete 然后再find中可以選擇Cline(刪除整跟線)、vias、Cline Segs(只刪除其中的一段)
  

(2)、route –>slide 移動走線


(3)、route –>spread between voids 并在控制面板的options欄輸入void clearance即可進行自動避讓。


十六、鋪銅

1、建議初學(xué)者內(nèi)電層用正片,因為這樣就不用考慮flash焊盤,這時候所有的過孔和通孔該連內(nèi)電層的就連到內(nèi)電層,不該連的就不連。而如果用負片,那么如果做焊盤的時候如果沒有做flash
焊盤,那么板子就沒法用了。

2、在外層鋪銅:shape –>rectangular 然后再option中進行設(shè)置


(1)、動態(tài)銅(dynamiccopper)


(2)、制定銅皮要連接的網(wǎng)絡(luò)

3、鋪銅后如何編輯邊界:shape–> edit boundary 就可以對銅皮就行修改邊界

4、如何刪除銅皮:edit –>delete –> 在find中選擇shape–> 點擊銅皮就行刪除

5、修改已鋪銅的網(wǎng)絡(luò):shape–> select shape or void –> 點擊銅皮,右鍵assign net


6、如何手工挖空銅皮:shape–> manual void –> 選擇形狀



7、刪除孤島:shape –>delete islands –> 在option面板點擊delete all on layer


8、鋪靜態(tài)銅皮:shape –>rectangular –> 在option面板選擇staticsolid

9、銅皮合并,當兩塊銅皮重疊了以后要進行合并:shape –> merge shapes 逐個點擊各個銅皮,就會合并為一個銅皮。合并銅皮的前提是銅皮必須是相同網(wǎng)絡(luò),別去銅皮都是一種類型(都是
動態(tài)或者都是靜態(tài))


十七、絲印處理(為出光繪做準備)

1、生成絲印層是,與電氣層沒有關(guān)系了,所以可以把走線以及覆銅都關(guān)閉:display –> color visibility 關(guān)掉etch,要留著pin和via,因為調(diào)整絲印時需要知道他們的位置。


2、在display –>color and visibility –> group選擇manufacturing –> 選擇autosilk_top和autosilk_bottom 因為絲印信息是在這一層的。不需要選擇其它層的silkscreen


3、生成絲印:manufacturing–> silkscreen –> 選擇那些層的信息放在絲印層,一般要選上packagegeometry和reference designator –> 點擊silkscreen,軟件自動生成這個信息

4、  調(diào)整絲印,先在color andvisibility中關(guān)掉ref des assembly_top和assembly_bottom




5、調(diào)整字體大小:edit –>change –> 在find面板選中text–> option面板選中l(wèi)ine width和textblock,不選擇text just –> 畫框?qū)⑺械奈淖指倪^來。line width是線寬,text block是字體大小。注
意option選項中的subclass不要動,否則修改后,就會把修改結(jié)果拷貝到那一層了。





6、調(diào)整絲印位置:move –>選擇編號進行修改

7、加入文字性的說明:add–> text –> 在option中選擇manufachuring/autosilk_top,以及字體的大小,然后點擊需要添加的位置,輸入即可





十八、鉆孔文件

1、鉆孔文件是電路板制作廠商數(shù)控機床上要用到的文件,后綴為.drl


2、設(shè)置鉆孔文件參數(shù):manufacture–> NC –> NC Parameters –> 設(shè)置配置文件(nc_param.txt)存放路徑,全部保持默認即可




(路徑里最好不要有中文哦)

3、產(chǎn)生鉆孔文件:manufacture–> NC –> NC drill –> Drilling:如果全部是通孔選擇layerpair;如果有埋孔或者盲孔選擇(by layering)—>點擊drill就可產(chǎn)生鉆孔文件 –> 點擊view log查看信息



4、注意NC drill命令只處理圓型的鉆孔,不處理橢圓形和方形的鉆孔,需要單獨進行處理:manufacture –> NC –> NC route –> route 可能會產(chǎn)生一些工具選擇的警告,可以不必理會。完成后

會產(chǎn)生一個.rou文件


5、生成鉆孔表和鉆孔圖:display–> color and visibility –> 關(guān)閉所有顏色顯示,在geometry中單獨打開outline,只打開電路板的邊框 –> manufacture –> NC–> drill legend 生成鉆孔表和鉆孔
圖 –> ok –> 出現(xiàn)一個方框,放上去即可





十九、出光繪文件


1、出光繪文件:manufacture–> artwork,注意以下幾個選項:



Film Control:


(1)、undefined linewidth:一般設(shè)置為6mil或者8mil

(2)、plot mode:每一層是正片還是負片


(3)、vector basedpad behavior:出RS274X格式文件時,一定要選中這個選項,如果不選這個選項,那么出光繪的時候,負片上的焊盤可能會出問題。



   General Parameters:

(1)、Device type:選擇Gerber RS274X,可以保證國內(nèi)絕大多數(shù)廠商可以接受


2、在出光繪文件之前可以設(shè)定光繪文件的邊框(也可以不設(shè)置):setup –> areas –> photoplot outline



3、如果要出頂層絲印信息的光繪文件,需要先把這一層的信息打開:display –> color/visibility –> all invisible 關(guān)掉所有。

4、對于頂層絲印層,需要打開以下三個選項:

   geometry:[board geometry]: silkscreen_top[package geometry]: silkscreen_top

   manufacturing:[manufacturing]: autosilk_top

然后,manufacture –> artwork –> filmcontrol –> 在available films中選擇TOP,右鍵add –> 輸入這個film的名字(例如silkscreen_top)這樣就可以在available films中添加上了這個film,并且

里面有剛才選擇的三個class/subclass



5、利用相同的方法,在產(chǎn)生底層的絲印

6、添加阻焊層,先在manufacture中添加上soldermask_top層,然后再在display –>color/visibility中選擇一個幾個class/subclass:

   stack-up:[pin]: soldermask_top; [via]:soldermask_top

   geometry:[board geometry]: soldermask_top;[package geometry]: soldermask_top


再在soldermask_top右鍵–> match display 就會讓這個film和選擇的class/subclass進行匹配了




    同樣的辦法添加底層阻焊層。
7、添加加焊層,先在manufacture中添加上pastemask_top層,然后再在display –>color/visibility中選擇一個幾個class/subclass:

   stack-up:[pin]: pastemask_top; [via]:pastemask_top

   geometry:[board geometry]: 沒有; [package geometry]: pastemask_top

    再在soldermask_top右鍵 –> match display 就會讓這個film和選擇的class/subclass進行匹配了


同樣的辦法添加底層加焊層。




8、添加鉆孔表,先在manufacture中添加上drill_drawing層,然后再在display –>color/visibility中選擇一個幾個class/subclass:

   manufacturing:[manufacturing]: Nclegend-1-4


   geometry:[board geometry]: outline

再在drill_drawing右鍵–> match display 就會讓這個film和選擇的class/subclass進行匹配了



9、板子需要的底片:

(1)、四個電氣層(對于四層板)

(2)、兩個絲印層

(3)、頂層阻焊層和底層阻焊層(soldermask)

(4)、頂層加焊層和底層加焊層(pastemask)


(5)、鉆孔圖形(NC drilllagent)



10、如何在已經(jīng)設(shè)定好的film中修改class/subclass:點擊相應(yīng)的film –> display就可以顯示當前匹配好的class/subclass –> 然后再在display中修改 –> 然后再匹配一遍



11、需要對每個film進行設(shè)置film option



12、生成光繪文件:filmoption中select all –> create artwork



13、光繪文件后綴為.art


14、需要提供給PCB廠商的文件:.art、.drl、.rou(鉆非圓孔文件)、參數(shù)配置文件art_param.txt、鉆孔參數(shù)文件nc_param.txt,需要把下面這些文件進行打包。

image1.png (11.73 KB)

image1.png

image22.png (131.93 KB)

image22.png

image28.png (21.99 KB)

image28.png

image29.png (14.11 KB)

image29.png

image98.png (33.5 KB)

image98.png
您需要登錄后才可以回帖 登錄 | 立即注冊

本版積分規(guī)則

關(guān)于我們  -  服務(wù)條款  -  使用指南  -  站點地圖  -  友情鏈接  -  聯(lián)系我們
電子工程網(wǎng) © 版權(quán)所有   京ICP備16069177號 | 京公網(wǎng)安備11010502021702
快速回復(fù) 返回頂部 返回列表