近年來，科技日新月異，隨著機器視覺、人工智能的迅速發(fā)展，相關(guān)行業(yè)對數(shù)據(jù)采集系統(tǒng)的性能要求更加苛刻，要求能夠同時采樣的通道更多，采樣的精度和速度要求更高。在雷達，航天，視頻傳輸，工業(yè)控制等領(lǐng)域，采樣率、分辨率、傳輸速率成為評價超高速數(shù)據(jù)采集系統(tǒng)的最重要技術(shù)指標，所以芯片的選擇就變得尤為重要，既需要具備高精度、高采樣速率等模塊，又需要可以嵌入操作便捷、用戶體驗更友好的操作系統(tǒng)，實現(xiàn)良好的人機交互功能。
Zynq-7000是Xilinx推出的一款全可編程片上系統(tǒng)（All Programmable SoC）。該芯片集成了ARM Cortex A9雙核與FPGA，所以ZYNQ是一款SoPC芯片。其架構(gòu)如下圖：
Zynq-7000架構(gòu)圖 Zynq-7000 器件配備雙核 ARM Cortex-A9 處理器，該處理器與基于 28nm Artix-7 或 Kintex®-7 的可編程邏輯集成，可實現(xiàn)優(yōu)異的性能功耗比和最大的設(shè)計靈活性。Zynq-7000 具有高達 6.25M 的邏輯單元以及從 6.6Gb/s 到 12.5Gb/s 的收發(fā)器，可為多攝像頭駕駛員輔助系統(tǒng)和 4K2K 超高清電視等大量嵌入式應用實現(xiàn)高度差異化的設(shè)計。Zynq-7000 SoC 系列集成 ARM 處理器的軟件可編程性與 FPGA 的硬件可編程性，不僅可實現(xiàn)重要分析與硬件加速，同時還在單個器件上高度集成 CPU、DSP、ASSP 以及混合信號功能。這既能通過ARM處理器搭載Linux系統(tǒng)實現(xiàn)良好的人機交互功能，還能通過靈活的FPGA硬件設(shè)計，實現(xiàn)高速數(shù)據(jù)采集系統(tǒng)的采集工作。 米爾MYC-C7Z010/20-V2核心板
MYC-C7Z010/20-V2（核心板） 基于Zynq-7000 SoC平臺，米爾電子升級開發(fā)出MYC-C7Z010/20-V2核心板及開發(fā)板，基于 Xilinx Zynq-7000 SoC 高性能低功耗處理器，集成 PS 端單核/雙核 Cortex-A9 ARM+ PL 端 Artix-7 架構(gòu)可編程邏輯資源，最高主頻可達 866MHz；使用10層沉金工藝生產(chǎn)的PCB板，獨立的接地信號層；該款核心板主要應用在雷達、導彈、通信、聲納、遙感、地質(zhì)勘探、振動工程、無損檢測、智能儀器、生物醫(yī)學工程等眾多領(lǐng)域。
MYC-C7Z010/20-V2核心板簡介
基于 Xilinx Zynq-7000 SoC 高性能低功耗處理器，集成 PS 端單核/雙核 Cortex-A9 ARM+ PL 端 Artix-7 架構(gòu)可編程邏輯資源； PS 端最高主頻可達 866MHz； 支持 USB 2.0、SDIO、千兆網(wǎng)等多種高速接口，同時支持 I2C、SPI 等常見接口； 支持兩路 12bit MSPS ADC，多達 17 個差分輸入通道； 多達 54 個復用 I/O 引腳，用于外設(shè)引腳分配； PS 端可通過 EMIO 配置 PL 端 IO，支持共享內(nèi)存，支持 PS 端和 PL 端數(shù)據(jù)協(xié)同處理； PL 端可編程邏輯單元數(shù)量區(qū)間為 23K-85K，內(nèi)部集成的 Block RAM 可達 4.9MByte； 可通過 PS 端配置及燒寫 PL 端程序，且 PS 端和 PL 端可以獨立開發(fā)，互不干擾； 核心板體積極小，大小僅 75mm*55mm； 連接穩(wěn)定可靠，采用工業(yè)級精密 B2B 常規(guī)連接器，保證信號完整性； 提供 PL 端與 PS 端的片內(nèi)通信開發(fā)教程。 配套MYD-C7Z010/20-V2開發(fā)板 （1） 提供核心板引腳定義、可編輯底板原理圖、可編輯底板 PCB、芯片 Datasheet，縮 短硬件設(shè)計周期； （2） 提供系統(tǒng)燒寫鏡像、內(nèi)核驅(qū)動源碼、文件系統(tǒng)源碼，以及豐富的 Demo 程序； （3） 提供完整的平臺開發(fā)包、入門教程，節(jié)省軟件整理時間，上手容易； （4） 提供詳細的異構(gòu)通信開發(fā)教程，很好的解決開發(fā)瓶頸； （5） 提供基于 Qt 的圖形界面開發(fā)教程。
MYD-C7Z010/20-V2（開發(fā)板） 附MYD-C7Z010/20-V2資料： SOC：Xilinx Zynq-7010/20 高性能雙核ARM Cortex-A9處理系統(tǒng)（PS），F(xiàn)PGA架構(gòu)：可編程邏輯單元 XC7Z010（28K，約43萬邏輯門 ）XC7Z020（85K，約1.3M邏輯門）。 系統(tǒng)內(nèi)存：1GB DDR3 SDRAM（512MB*2）、 存儲： 4GB eMMC，QSPI 默認32MB，TF CARD槽（支持外部啟動） 網(wǎng)絡(luò)：一路千兆網(wǎng)口 視頻：HDMI接口，LCD接口 USB：USB HOST*4 JTAG：1路PS/PL復用 JTAG接口（進行編程調(diào)試下載） 供電：核心板：5V/0.5A，開發(fā)板：12V/0.5A 尺寸：190mm x 110 mm
|
