色偷偷偷久久伊人大杳蕉,色爽交视频免费观看,欧美扒开腿做爽爽爽a片,欧美孕交alscan巨交xxx,日日碰狠狠躁久久躁蜜桃

可編程邏輯器件的應(yīng)用

發(fā)布時(shí)間:2011-9-19 15:47    發(fā)布者:小可愛ing
關(guān)鍵詞: 可編程邏輯器件
可編程邏輯器件的應(yīng)用

1.PLD在ASIC設(shè)計(jì)中的應(yīng)用
  
把一個(gè)有專用目的,并具有一定規(guī)模的電路或子系統(tǒng)集成化而設(shè)計(jì)在一芯片上,這就是專用 集成電路ASIC的設(shè)計(jì)任務(wù),通常ASIC的設(shè)計(jì)要么采用全定制電路設(shè)計(jì)方法,要么采用半定制電路設(shè)計(jì)方法進(jìn)行檢驗(yàn),若不滿足要求,還要重新設(shè)計(jì)再進(jìn)行驗(yàn)證。這樣,不但開發(fā)費(fèi)用高 ,而且設(shè)計(jì)開發(fā)周期長,因此設(shè)計(jì)出的產(chǎn)品性價(jià)比不高,顯然,產(chǎn)品沒有市場競爭力,自然 就降低了產(chǎn)品的生命周期,而傳統(tǒng)的ASIC設(shè)計(jì)方法來說,這又是不可避免的。
  
隨著設(shè)計(jì)方法的不斷完善,不僅需要簡化設(shè)計(jì)過程,而且,越來越需要降低系統(tǒng)體積和成本 ,提高系統(tǒng)的可靠性,縮短研制周期,于是希望有一種由很多廠家都可提供的,具有一定連線的結(jié)構(gòu)和已封裝好的全功能的標(biāo)準(zhǔn)電路。由于共同性強(qiáng),用量大,所以成本也不高。這種器件可以由用戶根據(jù)需要自行完成編程設(shè)計(jì)工作,用某種編程技術(shù)自己“燒制”使內(nèi)部電 路結(jié)構(gòu)實(shí)現(xiàn)再連接,也就是說用戶既是使用者又是設(shè)計(jì)者和制造者,這種器件就是PLD,它的引入就形成了半定制電路設(shè)計(jì)方法的可編程ASIC。
  
目前,HDPLD有兩種用途:一是用于最終產(chǎn)品;一是用于ASIC化的前道工序的開發(fā)試制品。CPLD/FPGA在國際上現(xiàn)已成為很流行的標(biāo)準(zhǔn)化IC芯片,從我國的國情來看,將CPLD/FPGA用于ASIC原形設(shè)計(jì)會(huì)得到大力推廣。
  
2.基于EDA的可編程邏輯器件的應(yīng)用
  
電子產(chǎn)品的高度集成數(shù)字化是必由之路,我國的電子設(shè)計(jì)技術(shù)經(jīng)過了SSI和MCU階段,現(xiàn)在又面臨一次新突破即CPLD/FPGA在EDA基礎(chǔ)上的廣泛應(yīng)用。如果說MCU在邏輯的實(shí)現(xiàn)上是無 限的話,那么CPLD/FPGA不但包括了MCU這一特點(diǎn),而且可觸及硅片電路的物理界限,并兼有串、并行工作方式,高速、高可靠性以及寬口徑適用性等諸多方面的特點(diǎn)。不但如此,隨著 EDA技術(shù)的發(fā)展和CPLD/FPGA在深亞微米領(lǐng)域的應(yīng)用,它們與MCU、MPU、DSP、A/D、D/A、RAM 及ROM等器件間物理與功能界限已日益模糊。特別是軟/硬IP芯核產(chǎn)業(yè)的迅速發(fā)展,嵌入式通用及標(biāo)準(zhǔn)FPGA器件,片上系統(tǒng)(SOC),1999年底已經(jīng)上市。CPLD/FPGA以其不可替代的地位 以及伴隨而來的具有經(jīng)濟(jì)特征的IP芯核產(chǎn)業(yè)的崛起,正越來越受到業(yè)內(nèi)人士的觀注。
  
基于EDA技術(shù)的發(fā)展,CPLD/PFGA與其他MCU相比,其優(yōu)點(diǎn)越來越明顯。PLD/FPGA產(chǎn)品采用先進(jìn)的JTAG-ISP和在系統(tǒng)配制編程,這種編程方式可輕易地實(shí)現(xiàn)紅外線編程、超聲編程或無線編程,或通過電話線遠(yuǎn)程編程,編程方式簡便、先進(jìn)。這些功能在工控、智能儀表、通信和軍事上有特別用途。CPLD/FPGA的設(shè)計(jì)開發(fā)采用功能強(qiáng)大的EDA工具,通過符合國際標(biāo)準(zhǔn)的硬件描述語言(如VHDL或VERILOG-HDL)來進(jìn)行電子系統(tǒng)設(shè)計(jì)和產(chǎn)品開發(fā),開發(fā)工具的通用性,設(shè)計(jì)語言的標(biāo)準(zhǔn)化以及設(shè)計(jì)過程幾乎與所用的CPLD/FPGA器件的硬件結(jié)構(gòu)沒有關(guān)系,所以設(shè) 計(jì)成功的邏輯功能軟件有很好的兼容性和可移植性,開發(fā)周期短;易學(xué)易用,開發(fā)便捷。可以預(yù)言我國的EDA技術(shù)學(xué)習(xí)和CPLD/FPGA的應(yīng)用熱潮決不會(huì)遜色于過去10年的單片機(jī)熱潮。
  
可編程邏輯器件一開始主要用于通信領(lǐng)域。它的優(yōu)勢在于縮短開發(fā)生產(chǎn)周期,現(xiàn)場靈活性好 ,適于少量生產(chǎn),不足之處是價(jià)格昂貴,適用于中小批量生產(chǎn),隨著微細(xì)化的進(jìn)步,芯片面積縮小,價(jià)格迅速下降,市場發(fā)展加快。目前PLD/CPLD約占全球市場規(guī)模的6成 ,但今后FPGA的比重將日益增大。
相關(guān)閱讀:可編程邏輯器件的發(fā)展及應(yīng)用前景探討 http://www.srvee.com/indu/apply/kbcljqjdfzjyyqjtt_59958.html
本文地址:http://m.54549.cn/thread-76815-1-1.html     【打印本頁】

本站部分文章為轉(zhuǎn)載或網(wǎng)友發(fā)布,目的在于傳遞和分享信息,并不代表本網(wǎng)贊同其觀點(diǎn)和對(duì)其真實(shí)性負(fù)責(zé);文章版權(quán)歸原作者及原出處所有,如涉及作品內(nèi)容、版權(quán)和其它問題,我們將根據(jù)著作權(quán)人的要求,第一時(shí)間更正或刪除。
您需要登錄后才可以發(fā)表評(píng)論 登錄 | 立即注冊

關(guān)于我們  -  服務(wù)條款  -  使用指南  -  站點(diǎn)地圖  -  友情鏈接  -  聯(lián)系我們
電子工程網(wǎng) © 版權(quán)所有   京ICP備16069177號(hào) | 京公網(wǎng)安備11010502021702
快速回復(fù) 返回頂部 返回列表