|
1）畫原理圖的時(shí)候管腳的標(biāo)注一定要用網(wǎng)絡(luò) NET不要用文本TEXT，否則導(dǎo)PCB的時(shí)候會出問題 �。�2）畫完原理圖的時(shí)候一定要讓所有的元件都有封裝，否則導(dǎo)PCB的時(shí)候會找不到元件 有的元件在庫里找不到是要自己畫的，其實(shí)實(shí)際中還是自己畫好，最后有一個(gè)自己的庫，那才叫方便呢。畫的過程是啟動FILE/NEW——》選擇SCH LIB——》這就進(jìn)入了零件編輯庫——》畫完后在該元件上又鍵TOOLS—RENAME COMPONENT可重命名元件。 元件封裝的畫法跟這個(gè)也一樣，但是選擇的是PCB LIB，元件的邊框是在是在TOPOverlay層，為黃色。 �。�3）畫完后要給元件按順序重命名，選擇TOOLS工具————》ANNOTATE注釋然后選擇順序 �。�4）在轉(zhuǎn)化成PCB前，要生成報(bào)表，主要是網(wǎng)絡(luò)表 選擇DESIGN設(shè)計(jì)————》Creat Netlist創(chuàng)建網(wǎng)絡(luò)表 （5）還有就是要檢查電器規(guī)則選擇TOOLS――.>ERC �。�6）然后就可以生成PCB了生成的過程若有錯誤一定把原理圖修改正確了再生成PCB �。�7）PCB首先一定要步好局，應(yīng)讓線走的越短越好，過孔越少越好。 �。�8）畫線之前先設(shè)計(jì)規(guī)則TOOLS―――Design Rules, Routing中的Clearance Constrain的GAP設(shè)計(jì)時(shí)可選10也可選12，ROUTING VIA STYLE中設(shè)置過孔，漢盤的最大外直徑最小外直徑，最大內(nèi)直徑，最小內(nèi)直徑的大小。Width Constraint 設(shè)置的是線的寬度，最大最小 �。�9）畫線的寬度一般普通的就12MIL，外圍一圈電源和地線就120或100，片子的電源和地就50或40或30，晶鎮(zhèn)線要粗，要放在單片機(jī)旁，公用線要粗，長距離線要粗，線不能拐直角要45度，電源和地還有其他的標(biāo)志一定要在TOPLAY中標(biāo)明，方便調(diào)試連線。 若發(fā)現(xiàn)圖不正確，一定要先改原理圖，再用原理圖更PCB. �。�10）VIEW選項(xiàng)里最下邊的選項(xiàng)可以選英制還是毫米 TEL 18681576392 詳情可見www.sz-jlc.com/s |
