高級(jí)物理設(shè)計(jì)工程師

KT咨詢(xún)

NO.481-【獵頭職位：上海需要一位  高級(jí)物理設(shè)計(jì)工程師】聯(lián)系人：Lincy-Cao，郵箱：hr@kthr.com，微信也可查詢(xún)職位啦！打開(kāi)手機(jī)微信，搜號(hào)碼“KTHR_COM”或查找微信公眾帳號(hào)“KT人才”或掃描以上二維碼即可添加，歡迎大家關(guān)注！

崗位職責(zé)：

1、和前端RTL設(shè)計(jì)團(tuán)隊(duì)合作開(kāi)發(fā)和優(yōu)化整個(gè)芯片的設(shè)計(jì)和約束，包括synthesis, floorplanning, powergrid評(píng)估；

2、完成芯片的物理實(shí)現(xiàn)工作，包括,place and route,時(shí)鐘樹(shù)的綜合，時(shí)序收斂，以及功耗分析(EM , IR Signoff)；

3、熟悉后期的物理驗(yàn)證(DRC/LVS/ERC)方面的工作；

4、熟悉形式驗(yàn)證；

5、熟悉BUMP的布局布線；

6、熟悉hierarchicaldesign的設(shè)計(jì)流程；

7、熟悉DFT的相關(guān)知識(shí)。

崗位要求:

1、微電子、半導(dǎo)體、電子工程或相關(guān)專(zhuān)業(yè)本科及已上學(xué)歷；

2、5年以上的數(shù)字后端工作經(jīng)驗(yàn)；

3、具備28nm或更深亞微米工藝芯片的后端設(shè)計(jì)和量產(chǎn)Tapeout經(jīng)驗(yàn)；

4、熟練掌握芯片后端設(shè)計(jì)流程，時(shí)序收斂，功耗分析，物理驗(yàn)證，形式驗(yàn)證；

5、熟悉Hierarchical design的設(shè)計(jì)流程；

6、熟練使用Cadence，Synopsys，Mentor等各個(gè)主流EDA工具完成后端設(shè)計(jì)；

7、熟悉tcl/perl等unix腳本編程；

8、良好的團(tuán)隊(duì)合作精神，主動(dòng)承擔(dān)職責(zé)的意愿和溝通協(xié)調(diào)能力。

福利：五險(xiǎn)一金  帶薪年假  員工福利