|
美國(guó)空間數(shù)據(jù)系統(tǒng)咨詢委員會(huì)(簡(jiǎn)稱CCSDS)于2005年推出一套適用于空間領(lǐng)域的圖像壓縮標(biāo)準(zhǔn)，標(biāo)準(zhǔn)使用了離散小波變換為核心算法，推薦使用9／7整數(shù)離散小波變換實(shí)現(xiàn)無(wú)損圖像壓縮，由于該算法結(jié)構(gòu)簡(jiǎn)單，易于硬件設(shè)計(jì)實(shí)現(xiàn)，因此可以用FPGA來(lái)實(shí)現(xiàn)提升小波算法。 1 CCSDS圖像壓縮標(biāo)準(zhǔn)中的小波變換 CCSDS圖像壓縮算法主要包括兩個(gè)功能模塊：前一部分是對(duì)遙感圖像數(shù)據(jù)進(jìn)行離散小波變換，去除圖像數(shù)據(jù)之間的冗余；后一部分是對(duì)去相關(guān)后的圖像數(shù)據(jù)進(jìn)行位平面壓縮編碼，如圖1所示。 CCSDS標(biāo)準(zhǔn)推薦使用9／7離散小波濾波器對(duì)圖像數(shù)據(jù)進(jìn)行變換，即濾波器的低通系數(shù)為9個(gè)，濾波器的高通系數(shù)為7個(gè)。對(duì)于長(zhǎng)度為2N待變換圖像的原始數(shù)據(jù)Xk(k=0，1，2，…，2N-1)，其整形小波變換公式如式(1)～式(6)所示。 其中，[]為對(duì)數(shù)據(jù)進(jìn)行下取整操作；Cj為低通小波系數(shù)輸出；Dj為高通小波系數(shù)輸出。為了避免乘法器運(yùn)算的繁瑣，對(duì)公式進(jìn)行了變形，采用加法器和移位操作實(shí)現(xiàn)公式的運(yùn)算，提高了運(yùn)算速度。 2 9／7二維離散小波變換的系統(tǒng)設(shè)計(jì)過程 本文在Xilinx公司提供的ISE7．1集成設(shè)計(jì)軟件環(huán)境下，采用VHDL語(yǔ)言設(shè)計(jì)實(shí)現(xiàn)9／7二維離散小波變換系統(tǒng)，首先進(jìn)行小波行變換，行變換后的數(shù)據(jù)按照行數(shù)輸入內(nèi)部RAM緩存，然后對(duì)行變換后的數(shù)據(jù)再進(jìn)行列變換，最后將低頻系數(shù)dLLl輸入RAM緩存，其余高頻系數(shù)dLHl，dHLl，dHHl輸出到外掛RAM中緩存，系統(tǒng)設(shè)計(jì)流程，如圖2所示。 2．1 行變換過程 首先，使用7個(gè)移位寄存器來(lái)實(shí)現(xiàn)對(duì)數(shù)據(jù)的讀寫傳輸，每到來(lái)一個(gè)時(shí)鐘控制信號(hào)(clk)，就往移位寄存器中讀寫一個(gè)數(shù)據(jù)，數(shù)據(jù)在移位寄存器中的傳輸過程，如圖3所示。 當(dāng)輸入第5個(gè)數(shù)據(jù)時(shí)，就可以根據(jù)式(1)和式(5)分別計(jì)算出第一個(gè)高通系數(shù)值D0和第一個(gè)低通系數(shù)值C0，下一個(gè)時(shí)鐘控制信號(hào)讀入第6個(gè)數(shù)據(jù)時(shí)，不進(jìn)行操作，當(dāng)控制讀入第7個(gè)數(shù)據(jù)時(shí)，根據(jù)式(2)和式(6)分別計(jì)算出第2個(gè)高通系數(shù)值Dj和第2個(gè)低通系數(shù)值Cj，小波行變換后的高通系數(shù)D和低通系數(shù)C采用地址傳輸?shù)姆绞浇徊娲鎯?chǔ)到6個(gè)內(nèi)部RAM當(dāng)中，如圖4所示。 2．2 列變換過程 由于列變換是針對(duì)行變換后的數(shù)據(jù)進(jìn)行的，即對(duì)上面6片RAM中存儲(chǔ)的行變換后的數(shù)據(jù)進(jìn)行列變換，為了提高運(yùn)行速度，本文采用基于行的列變換方法，即當(dāng)小波變換進(jìn)行到第5行時(shí)，列變換也同時(shí)進(jìn)行，第5行行變換結(jié)束時(shí)，也完成了針對(duì)第5行數(shù)據(jù)的列變換，當(dāng)?shù)?行進(jìn)行小波變換時(shí)，不進(jìn)行列變換操作，直到第7行小波行變化數(shù)據(jù)輸入時(shí)，再同時(shí)進(jìn)行列變換計(jì)算操作，依次完成小波列變換。對(duì)于列小波變換后的低頻數(shù)據(jù)dLLl，要輸入RAM緩存以進(jìn)行下一級(jí)變換，對(duì)于其他的高頻數(shù)據(jù)(dLHl，dHLl，dHHl)可以直接輸出到片外存儲(chǔ)器中。 下面是設(shè)計(jì)的一級(jí)二維小波變換的集成模塊，如圖5所示。 3 仿真與綜合 為了驗(yàn)證本文設(shè)計(jì)系統(tǒng)的性能，使用Modlesim6．3仿真軟件對(duì)系統(tǒng)進(jìn)行了仿真測(cè)試，下面是采用大小為1 024×1 024，圖像數(shù)據(jù)為8位的測(cè)試圖像進(jìn)行測(cè)試仿真的部分波形圖。 在Xilinx提供的ISE7．1仿真軟件下搭建測(cè)試平臺(tái)，對(duì)設(shè)計(jì)系統(tǒng)進(jìn)行綜合，結(jié)果如圖9所示。 設(shè)計(jì)系統(tǒng)時(shí)鐘頻率可達(dá)到54 MHz，滿足對(duì)圖像數(shù)據(jù)的實(shí)時(shí)處理要求。 4 結(jié)束語(yǔ) 本文主要討論了基于FPGA的快速9／7整形離散小波變換系統(tǒng)設(shè)計(jì)，該結(jié)構(gòu)采用內(nèi)部RAM的循環(huán)覆蓋的存儲(chǔ)方式，使對(duì)存儲(chǔ)器的需求量減小，從而減小了硬件功耗，同時(shí)采用基于行的列變換方式，提高了的系統(tǒng)運(yùn)行，可實(shí)現(xiàn)對(duì)遙感傳輸圖像的快速實(shí)時(shí)處理。 |
