記得《佟林傳》里，佟林練的基本功是“繞大樹、解皮繩”，然后才練成了什么“鬼影隨行、柳葉綿絲掌”。 在我看來，成為一名說得過去的
FPGA設(shè)計者，需要練好5項基本功：
仿真、綜合、時序分析、調(diào)試、驗證。 需要強調(diào)的一點是，以上基本功是針對FPGA設(shè)計者來說的，不是針對IC設(shè)計者的。對于IC設(shè)計，我不懂，所以不敢妄言. 對于FPGA設(shè)計者來說，練好這5項基本功，與用好相應(yīng)的
EDA工具是同一過程，對應(yīng)關(guān)系如下：
1. 仿真：Modelsim,
Quartus II(Simulator Tool)
2. 綜合：Quartus II (Compiler Tool, RTL Viewer, Technology Map Viewer, Chip Planner)
3. 時序：Quartus II (TimeQues t Timing Analyzer, Technology Map Viewer, Chip Planner)
4. 調(diào)試：Quartus II (SignalTap II Logic Analyzer, Virtual JTAG, Assignment Editor)
5. 驗證：Modelsim, Quartus II(Test Bench Template Writer) 掌握HDL語言雖然不是FPGA設(shè)計的全部，但是HDL語言對FPGA設(shè)計的影響貫穿于整個
FPGA設(shè)計流程中，與FPGA設(shè)計的5項基本功是相輔相成的。 對于FPGA設(shè)計者來說，用好“HDL語言的可綜合子集”可以完成FPGA設(shè)計50%的工作——設(shè)計編碼。
練好仿真、綜合、時序分析這3項基本功，對于學(xué)習(xí)“HDL語言的可綜合子集”有如下幫助：
1. 通過仿真，可以觀察HDL語言在FPGA中的邏輯行為。
2. 通過綜合，可以觀察HDL語言在FPGA中的物理實現(xiàn)形式。
3. 通過時序分析，可以分析HDL語言在FPGA中的物理實現(xiàn)特性。
對于FPGA設(shè)計者來說，用好“HDL語言的驗證子集”，可以完成FPGA設(shè)計另外50%的工作——調(diào)試驗證。
1. 搭建驗證環(huán)境，通過仿真的手段可以檢驗FPGA設(shè)計的正確性。
2. 全面的仿真驗證可以減少FPGA硬件調(diào)試的工作量。
3. 把硬件調(diào)試與仿真驗證方法結(jié)合起來，用調(diào)試解決仿真未驗證的問題，用仿真保證已經(jīng)解決的問題不在調(diào)試中再現(xiàn)，可以建立一個回歸驗證流程，有助于FPGA設(shè)計項目的維護(hù)。 FPGA設(shè)計者的這5項基本功不是孤立的，必須結(jié)合使用，才能完成一個完整的FPGA設(shè)計流程。反過來說，通過完成一個完整的設(shè)計流程，才能最有效地練習(xí)這5項基本功。對這5項基本功有了初步認(rèn)識，就可以逐個深入學(xué)習(xí)一些，然后把學(xué)到的知識再次用于完整的設(shè)計流程。如此反復(fù)，就可以逐步提高設(shè)計水平。采用這樣的循序漸進(jìn)、螺旋式上升的方法，只要通過培訓(xùn)入了門，就可以自學(xué)自練，自我提高。 市面上出售的有關(guān)FPGA設(shè)計的書籍為了保證結(jié)構(gòu)的完整性，對FPGA設(shè)計的每一個方面分開介紹，每一方面雖然深入，但是由于缺少其他相關(guān)方面的支持，讀者很難付諸實踐，只有通讀完全書才能對FPGA設(shè)計獲得一個整體的認(rèn)識。這樣的書籍，作為工程培訓(xùn)指導(dǎo)書不行，可以作為某一個方面進(jìn)階的參考書。如何使用現(xiàn)有的書籍進(jìn)行自學(xué)，這是后話。 對于新入職的員工來說，他們往往對FPGA的整體設(shè)計流程有了初步認(rèn)識，5項基本功的某幾個方面可能很扎實。但是由于某個或某幾個方面能力的欠缺，限制了他們獨自完成整個設(shè)計流程的能力。入職培訓(xùn)的目的就是幫助他們掌握整體設(shè)計流程，培養(yǎng)自我獲取信息的能力，通過幾個設(shè)計流程來回的訓(xùn)練，形成自我促進(jìn)、自我發(fā)展的良性循環(huán)。在這一過程中，隨著對工作涉及的知識的廣度和深度的認(rèn)識逐步清晰，新員工的自信心也會逐步增強，對個人的發(fā)展方向也會逐步明確，才能積極主動地參與到工程項目中來。
發(fā)表于 2017-4-11 14:47:17
收藏
頂
踩