【明德?lián)P至簡(jiǎn)設(shè)計(jì)法系列教程】FPGA畢業(yè)設(shè)計(jì)案例文檔教程資料

mdykj33

1.《基于至簡(jiǎn)設(shè)計(jì)法實(shí)現(xiàn)的倒計(jì)時(shí)案例》
明德?lián)P設(shè)計(jì)的倒計(jì)時(shí)案例工程,24秒倒計(jì)時(shí)，實(shí)現(xiàn)可暫�？蓮�(fù)位,添加代碼即可使用。

http://www.mdy-edu.com/article_cat/info?id=82
2.《基于至簡(jiǎn)設(shè)計(jì)法實(shí)現(xiàn)的萬(wàn)年歷功能》
明德?lián)P至簡(jiǎn)設(shè)計(jì)法實(shí)現(xiàn)的萬(wàn)年歷案例，具有年月日計(jì)數(shù)器，時(shí)間設(shè)定功能，自主判斷大月小月平閏年的功能，添加verilog代碼即可使用。
http://www.mdy-edu.com/article_cat/info?id=83
3.《基于至簡(jiǎn)設(shè)計(jì)法實(shí)現(xiàn)的鬧鐘工程》
明德?lián)P設(shè)計(jì)的鬧鐘工程案例，有24小時(shí)時(shí)鐘計(jì)數(shù)器，可設(shè)定鬧鐘時(shí)間，可修改時(shí)鐘時(shí)間，當(dāng)?shù)竭_(dá)鬧鐘設(shè)定時(shí)間時(shí)則蜂鳴器響。
http://www.mdy-edu.com/article_cat/info?id=85