|
作者：陳德恒（微信公眾號：高速先生） “你們會做測試夾具嗎？” 聽到客戶在電話那頭說的這句話，小陳愣了一下，不禁想起了發(fā)生在不久之前的另一段對話： “你會做層疊嗎？” “會” “嗯” •••••• 聊天聊到這突然就聊不下去了，這樣的問題確實不好回答，到底怎么樣才叫是會呢？ 有一天，小明新接到一個項目，要求是性能優(yōu)先不計成本，主芯片是1.0mm pitch、45*45的BGA，有許多高速串行信號，通過板邊的連接器連接至背板。 他數(shù)了數(shù)，BGA大概需要8個走線層才可以把所有走線扇出；信號需要規(guī)避串擾，嗯，每一個走線層旁邊都雙邊地平面； 芯片電源較多，至少需要兩個電源層，core電源的電流也較大，載流也是需要考慮的對象，那電源那兒就是用2OZ的銅箔吧； 高速信號損耗是一個問題，咱上高速板材； 考慮了介質(zhì)損耗之后還需要考慮導體損耗，走線不能太細，可是兩邊都有地，又要保證阻抗，那只能讓兩邊的地遠一些了，都使用兩張1078的PP/core，讓兩邊都做到6mil左右，這樣就可以保證走線的寬度有5-6mil了，同時還避免了單張布造成的玻纖效應，簡直一舉兩得。 高速走線還怕stub的影響，聽說當前工藝可以將背鉆的stub控制在8mil以內(nèi)，所有高速走線都背鉆就行了。 這樣一算，差不多是22層板，板厚在3.8mm左右。 當小明辛辛苦苦的將PCB設(shè)計完成，發(fā)現(xiàn)了這樣一個問題，板邊連接器的保護長度是1.2mm，意味著3/5層的走線背鉆后連接器無法連接，如果背鉆至保護長度之外，第三層走線又可能會留下40mil左右的stub。 小明一咬牙，不是不計成本嗎？那我再加4層，高速走線從第7層開始走，這樣stub問題就解決了，只是板厚變成了4.5mm。 此時PCB板廠跑出來了說：“小明啊，這個4.5mm的板厚，你看你打的都是10mil孔徑的過孔，厚徑比都達到18了啊，量產(chǎn)的成品率很低，咱做不到啊，你看是不是能換成14mil的過孔？這樣厚徑比13，成本也低點是不?” 小明正準備將所有的過孔change一下，仿真組的同事又跑出來了：“明工，咱們不能換啊，用14mil的過孔的話差分阻抗就只有70多了啊，孔又這么長，信號跑不通啊！” 而當小明還在煩惱的時候，材料廠家訕訕地笑了一下：“明兄，咱們材料的可加工性其實還是不錯的，不過4.5mm的板厚，BGA的fanout區(qū)域容易爆板啊” 小明，卒•••••• 看似系統(tǒng)地一條一條教真的能讓人真正理解吸收嗎？還是要在不斷的試錯中不斷思考，才能慢慢積累經(jīng)驗，直到“會”呢？ “喂，聽得到嗎？” 小陳的思緒從胡思亂想中被拉了回來。 “嗯嗯，會的。” “那你幫我看一下，我這里有個用測試夾具測試的項目出了問題�！� 小陳看了一下相關(guān)的測試報告，大概是一個這樣的項目： 
中間綠色的板子為需要測試的DUT，只是很簡單幾段3-4inch的延時線外加上兩個連接器而已。這樣子封裝的連接器性能通常也不錯，板子比較薄，全是表底層走線，過孔做的再差也不應該有太大影響，板上也沒有stub，按理來說，DUT的損耗應該挺線性的，不存在太多阻抗不連續(xù)點，在小陳的想象中，應該是一個這樣子的測試結(jié)果：
可是接著往下看測試報告，客戶那邊的測試結(jié)果卻嚇了我一大跳：
WTF？5GHz處損耗達到21dB？！換算成走線的話這差不多得是30inch的FR4啊！ 小陳趕緊往上翻看了一下測試結(jié)構(gòu)，不對啊，測試夾具只有巴掌大，卻做出了半米長的效果，這是什么魔法？ 轉(zhuǎn)念一想，小陳釋然了，在仿真軟件中搭出了推測的拓撲，果不其然：
原來，該夾具使用的是焊接式SMA，并且焊接時將SMA頭的針腳全部沒入了PCB中，如果走線與SMA頭同一面的話，整個SMA頭的信號針將成為一個stub，加上底部的錫球，這個stub將超過4mm。并且要保證能將SMA頭插進去并且焊上，這里的金屬化孔會做的比較大，導致這里阻抗較低，stub將會吸走更多的能量，造成更大的反射。
問題找了出來，客戶也放心了�？磥頊y試夾具不僅僅是簡單的把被測物延伸出來連上儀器。你還需要根據(jù)被測物的結(jié)構(gòu)考慮可測試性；需要去減少夾具本身對測試結(jié)果的影響；需要根據(jù)信號協(xié)議考慮是否要去除夾具本身的影響；需要考慮什么樣的測試方案是成本最低，效率最高的；需要考慮如何能覆蓋所有的測試需求••••這些東西跟層疊一樣，是需要進行取舍的。 |
