|
隨著雷達(dá)技術(shù)的發(fā)展,對(duì)雷達(dá)波形的調(diào)頻線性度要求也越來越高｡直接數(shù)字頻率合成器(DDS)具有多種調(diào)制功能,可靈活方便地產(chǎn)生不同載波頻率､不同脈沖寬度以及不同脈沖重復(fù)頻率的信號(hào)｡線性調(diào)頻DDS芯片的出現(xiàn)對(duì)新一代雷達(dá)波形的產(chǎn)生及本振信號(hào)的生成產(chǎn)生了巨大的影響,這類雷達(dá)信號(hào)已能滿足目標(biāo)探測(cè)､目標(biāo)跟蹤及目標(biāo)識(shí)別等不同的需要｡同時(shí),將DDS用于雷達(dá)系統(tǒng)對(duì)降低目標(biāo)的模糊度､減少虛警概率和提高雷達(dá)電磁兼容能力有極大的幫助｡本文介紹的AD9956就是一種高集成度的高性能DDS芯片,它可產(chǎn)生高分辨率､高掃描率､可編程的信號(hào),可廣泛地應(yīng)用于雷達(dá)信號(hào)源中｡ 1 AD9956的主要特點(diǎn)參數(shù) AD9956可產(chǎn)生μHz頻率分辨率､精微電流消耗的高分辨率､可編程信號(hào)源,并可根據(jù)需要配置成多種電路,因而可用于雷達(dá)和掃描系統(tǒng)中FM啁啾聲信號(hào)的生成､汽車?yán)走_(dá)､測(cè)試和測(cè)量設(shè)備以及聲光設(shè)備驅(qū)動(dòng)器之中｡ AD9956的主要性能指標(biāo)如下: ●具有400MSPS內(nèi)部DDS時(shí)鐘速率; ●帶14位DAC和48位頻率調(diào)諧字; ●帶有200MHz輸入的相位檢測(cè)器; ●可進(jìn)行電荷泵電流的數(shù)字控制; ●可對(duì)650MHz PECL驅(qū)動(dòng)器的轉(zhuǎn)換速率進(jìn)行編程控制; ●1kHz失調(diào)時(shí)的相位噪音小于135dBc/Hz; ●160MHz時(shí)的SFDR為80dB; ●可進(jìn)行25MBps寫速度串行I/O控制; ●帶有可編程?1~16 相位檢測(cè)器和50MHz預(yù)標(biāo)定器(÷M,÷N); ●內(nèi)含可編程的RF預(yù)標(biāo)定器(÷R)(R=2,4,8); ●工作電壓為1.8V; ●I/O和電荷泵電源電壓為3.3V; ●可用軟件控制功耗; ●采用48引腳MLF封裝｡ 2 管腳分布 AD9956引腳排列如圖1所示｡該器件的主要引腳包括串口復(fù)位信號(hào)(SYNC_I/O)､I/O更新信號(hào)(I/O UPDATE)､RF預(yù)標(biāo)定器和DDS參考時(shí)鐘輸入(RF_IN)､  ECL驅(qū)動(dòng)器輸出(DRV_OUT)､DRV輸出電流設(shè)置(DRV_RSET)､鑒相器參考輸入(REF)､鑒相器振蕩器反饋輸入(OSC)､電荷泵電流設(shè)置(CP_RSET)､電荷泵輸出(CP_OUT)､DAC模擬信號(hào)輸出(IOUT)､DAC輸出電流設(shè)置(DAC_RSET)以及串行數(shù)據(jù)I/O端口(SDI/O)等｡ 3 結(jié)構(gòu)原理 AD9956的功能框圖如圖2所示｡AD9956內(nèi)部由DDS核､RF分頻DAC､鑒相器/電荷泵和一個(gè)差分時(shí)鐘驅(qū)動(dòng)器組成｡其工作特性包括精確調(diào)諧的48-bit相位累加器､可提供匹配系統(tǒng)時(shí)延的14-bit相位偏移字以及可提供線性掃頻的24-bit頻率累加器｡儲(chǔ)存在相位累加器中的瞬時(shí)值可表示正弦頻率的瞬時(shí)相位｡在每個(gè)系統(tǒng)時(shí)鐘周期,相位累加器的增量由儲(chǔ)存在控制寄存器中的頻率調(diào)諧字(FTW)決定,它一般通過FTW增加其值?直到溢出(超出最大值)｡由于較大的FTW會(huì)引起頻繁的溢出,因此可表示更高的頻率｡相反,較小的FTW會(huì)導(dǎo)致較慢的溢出以表示較低的頻率｡ 4 高線性度LFM信號(hào)發(fā)生器 線性調(diào)頻連續(xù)波雷達(dá)的距離分辨力一般可由線性調(diào)頻信號(hào)的帶寬和線性度決定｡因此在雷達(dá)應(yīng)用中,產(chǎn)生高線性度的寬帶線性調(diào)頻信號(hào)至關(guān)重要｡由于AD9956的調(diào)諧分辨率達(dá)10μHz｡所以利用AD9956可產(chǎn)生高線性度的寬帶線性調(diào)頻連續(xù)波(LFMCW)信號(hào)｡其原理圖如圖3所示｡ 傳統(tǒng)的PLL電路會(huì)遇到兩個(gè)基本限制:首先,反饋環(huán)路上的分頻器是整數(shù)值,因此環(huán)路的分辨率受限｡其次,簡(jiǎn)單的分頻器用在環(huán)路上時(shí),其環(huán)路增益是靜態(tài)的,這一點(diǎn)限制了輸出頻率的掃描｡而AD9956把DDS部分用在了PLL環(huán)路上,這樣就克服了傳統(tǒng)PLL的兩個(gè)限制｡ 圖3中的DDS線性掃頻輸出的信號(hào)經(jīng)DAC轉(zhuǎn)變?yōu)槟M信號(hào)后,再通過低通濾波器輸入鑒相器的OSC和OSC端,鑒相器輸出CP_OUT通過低通濾波器后作為VCO輸入,最后再將VCO輸出經(jīng)過R分頻器后輸入到DDS的輸入端｡ 該設(shè)計(jì)中的DDS掃頻起始頻率為24MHz,終止頻率為25MHz,最高分辨率達(dá)10μHz｡VCO掃頻起始頻率為2.6GHz,終止頻率為2.7GHz分辨率達(dá)0.01μHz｡ 通過編程可以改變掃頻速率及分辨率,同時(shí)可以改變輸出頻率｡AD9956控制字的改變可通過計(jì)算機(jī)串口實(shí)現(xiàn)｡其主過程為:首先是主復(fù)位RESET ,主要任務(wù)是清除所有的累加器并使所有的寄存器恢復(fù)為默認(rèn)值;其次是送串口數(shù)據(jù)?SDI/O ,其中3-線方式只做輸入,2-線方式則既做輸入也做輸出;第三是更新串口(I/O UPDATE),即把所有I/O緩沖器里的數(shù)據(jù)送到各自對(duì)應(yīng)的寄存器中,以實(shí)現(xiàn)對(duì)掃頻速率､分辨率及輸出頻率的編程｡ |
