FPGA的憂郁

huangmingjun

請(qǐng)問學(xué)FPGA現(xiàn)在社會(huì)上到底是需要verilog HDL 還是 VHDL 流行啊，哪個(gè)好�。�？？迷茫。。。

xyj

我也在為這個(gè)糾結(jié)呢。？？

都學(xué)點(diǎn)吧。。

liuxugang

先學(xué)一種語(yǔ)言，然后如果有必要的話學(xué)第二種，當(dāng)你已經(jīng)掌握了一種語(yǔ)言后，再學(xué)另一種非常容易！

hongsayang

verilog

AmoiBB

先學(xué)VHDL吧，再學(xué)Verilog就簡(jiǎn)單很多了

shxianbo

先學(xué)VHDL吧，它是高級(jí)語(yǔ)言。verilog是低級(jí)語(yǔ)言。

lgglove163

verilog

lgglove163

個(gè)人感覺VHDL不如Verilog用的爽

navilist

呵呵，我覺得樓上說的有道理，慢慢來(lái)

nolie

先學(xué)一個(gè)，然后再根據(jù)情況去學(xué)另一個(gè)。不矛盾。
我們以前一直用Verilog，但這兩年做一個(gè)大項(xiàng)目，有個(gè)IP源碼是VHDL的，就開始用VHDL，而用到先前的verilog模塊，一樣混著用。
學(xué)FPGA，關(guān)鍵不在語(yǔ)言。
當(dāng)然，要說哪個(gè)流行，還是Verilog吧，因?yàn)樽鯥C的用Verilog多，而很多做IC的現(xiàn)在在做FPGA，而他們寫的IP自然也都用Verilog。
建議，先學(xué)Verilog，再熟悉VHDL。根據(jù)項(xiàng)目需要選擇。但是，F(xiàn)PGA的關(guān)鍵不在語(yǔ)言。

wall_e

我正在學(xué)習(xí)Verilog  聽說這個(gè)很像c語(yǔ)言 有c語(yǔ)言的基礎(chǔ)的話很容易學(xué)會(huì)的了

kljun007

先易后難吧，一步一步來(lái)。

qiushulin

一般是用Verilog的人比較多 適合仿真 尤其在做大型項(xiàng)目的時(shí)候

yuanhu696

同意學(xué)FPGA不在乎語(yǔ)言的說法，但是建議直接學(xué)Verilog好些

lixifi

語(yǔ)言只是工具，沒有優(yōu)劣之分，主要看使用的人，是否理解他所寫的，跟他要實(shí)現(xiàn)的是否一致。

人海過客

都可以，VERILOG更好學(xué)一點(diǎn)，更容易理解

sagetom

其實(shí)你懂一門，另外一個(gè)只是語(yǔ)法上的區(qū)別，很容易相同的，不需要為此而糾結(jié)。

higoogle

Verilog

bhnn

慢慢 來(lái)