關(guān)于FPGA的觸發(fā)問題，求解答

追夢(mèng)人_電子設(shè)計(jì)

各位前輩，我有一個(gè)verilog代碼，是實(shí)現(xiàn)在觸發(fā)信號(hào)triggle_rising（檢測(cè)triggle的上升沿）有效的時(shí)候，FPGA控制adc工作然后采集完1000個(gè)數(shù)據(jù)的時(shí)候，把數(shù)據(jù)存儲(chǔ)在RAM中，然后通過RAM把數(shù)據(jù)傳到另一塊板子。但現(xiàn)在問題是下到板子上就“觸發(fā)信號(hào)triggle_rising”FGPA檢測(cè)不到，不知道問題出在那了，希望前輩幫我看看這個(gè)程序，看有什么地方需要改進(jìn)的，指點(diǎn)一下，這是我寫的代碼，在FSM狀態(tài)機(jī)的部分：

module fsm(
  output [1:0] rw,
  //output triggle_rising,
  input spi_cs,
  input full,
  input triggle,
  input clk
    );

reg[1:0] state,next_state;
parameter S0 = 2'b00,
          S1 = 2'b01,
S2 = 2'b10,
S3 = 2'b11;
reg sync_cs1;
reg sync_cs2;

reg sync_triggle1;
reg sync_triggle2;
reg triggle_low;
reg triggle_high;
wire triggle_rising;
//reg triggle_rising = 0;

reg [1:0] rwR;
assign triggle_rising = (triggle_low) && (!triggle_high);

assign rw = rwR;
always @(posedge clk)
begin
  sync_cs1 <= spi_cs;
  sync_cs2 <= sync_cs1;
  sync_triggle1 <= triggle;
  sync_triggle2 <= sync_triggle1;
  triggle_low <= sync_triggle2;
  triggle_high <= triggle_low;
// triggle_rising <= (triggle_low) && (!triggle_high);
end

always @(posedge clk)
begin
    state <= next_state;
end

always @(state,full,sync_cs2,triggle_rising)
  begin
    rwR = 2'b00;
    next_state = S0;
    case(state)
       S0 : begin
          if(triggle_rising)
             next_state = S1;
     end
   S1 : begin
          rwR = 2'b01;
    if(full)
       next_state = S2;
    else
       next_state = S1;
    end
   S2 : begin
          next_state = S2;
          if(sync_cs2)
       next_state = S3;
  end
   S3 : begin
          rwR = 2'b10;
    if(full)
      next_state = S0;
    else
      next_state = S3;
  end
    endcase
end

endmodule

chunfen26341612

你是否有以下情況：

1. 一點(diǎn)小問題就卡住學(xué)習(xí)進(jìn)程，浪費(fèi)了寶貴的學(xué)習(xí)時(shí)間？��！

2. 花了大量時(shí)間自學(xué)，學(xué)了一大堆，卻不知道有沒有用？��！

3.能看懂別人的代碼，到自己設(shè)計(jì)時(shí)卻不知道先從哪里下手？！！

4.找不到工作，面試難？�。】磩e人有10K+薪水，而自己只有幾K？！！

不要猶豫了，趕緊來報(bào)班培訓(xùn)吧，自學(xué)沒個(gè)幾年根本達(dá)不到就業(yè)水平，時(shí)間就是金錢，早掌握早賺錢。

明德?lián)P專業(yè)FPGA培訓(xùn)，帶你擺脫上面的四種情況，一對(duì)一輔導(dǎo)教學(xué)，您完全掌握了老師才開始下一個(gè)知識(shí)點(diǎn)的教學(xué)，不用擔(dān)心大班教學(xué)跟不上其他學(xué)員進(jìn)度，明德?lián)P承諾能真正讓你擁有獨(dú)立完成任意FPGA項(xiàng)目的能力。

就業(yè)班：10800

周末班：7999

網(wǎng)絡(luò)班（線上真人教學(xué)）：5999

20000以下找對(duì)手，歡迎對(duì)比，了解更多請(qǐng)Q我821219077，竭誠(chéng)為您服務(wù)。