色偷偷偷久久伊人大杳蕉,色爽交视频免费观看,欧美扒开腿做爽爽爽a片,欧美孕交alscan巨交xxx,日日碰狠狠躁久久躁蜜桃

x
x

SDSoC 開發(fā)環(huán)境背景資料

發(fā)布時間:2015-5-13 15:49    發(fā)布者:eechina
關鍵詞: SDSoC
隨著智能系統(tǒng)的進步和“ 物聯(lián)網(wǎng) ”的發(fā)展,以及人與物之間互聯(lián)互通的增強,大多數(shù)新產(chǎn)品現(xiàn)在均采用了基于 SoC 的開發(fā)平臺。此類平臺便于企業(yè)以更快的速度將產(chǎn)品推向市場,提高系統(tǒng)級效率,而且最重要的是便于實現(xiàn)持續(xù)的創(chuàng)新和產(chǎn)品差異化。

為實現(xiàn)投資回報最大化,設計團隊必須精心選擇實現(xiàn)產(chǎn)品差異化的方法,同時還必須滿足日益增長的市場需求和嚴苛的成本目標要求。真正的平臺差異化依賴于新的軟件特性與新的硬件特性的組合。鑒于加速產(chǎn)品上市這一要求實際上在各層面均存在差異化,因此需要工具和環(huán)境能夠在不影響架構和性能的條件下,用傳統(tǒng) ASSP 編程環(huán)境所擁有的完整性和易用性實現(xiàn)軟硬件的差異化。

就當前的硬件差異化而言,許多平臺開發(fā)人員使用 FPGA 實現(xiàn)任意(Any-to -Any)互連。其中的可編程邏輯用于將平臺的處理器連接到 PCIe® 和以太網(wǎng)等標準接口上。此外,許多系統(tǒng)也將 FPGA 作為用于實現(xiàn)關鍵功能和算法加速的協(xié)處理器。與在標準處理器上運行相比,可編程邏輯的并行架構可提供高達 100 倍以上的性能優(yōu)勢。

2011 年推出的 Zynq®-7000 全可編程 SoC 和目前新推出的 Zynq UltraScale+™MPSoC,分別采用先進的 28nm 工藝節(jié)點和 16nm 工藝節(jié)點,將強大的 ARM® 處理系統(tǒng)和可編程邏輯完美結合在了一起。隨著這兩款產(chǎn)品的問世,賽靈思現(xiàn)可提供完全取代傳統(tǒng)處理器和特定領域?qū)S?SoC 的業(yè)經(jīng)驗證的替代產(chǎn)品。Zynq SoC和 MPSoC 能夠在降低材料清單成本的同時提升系統(tǒng)性能并降低系統(tǒng)功耗。

下載: c_sdsoc-development-environment-backgrounder.pdf (6.55 MB)
本文地址:http://m.54549.cn/thread-149332-1-1.html     【打印本頁】

本站部分文章為轉(zhuǎn)載或網(wǎng)友發(fā)布,目的在于傳遞和分享信息,并不代表本網(wǎng)贊同其觀點和對其真實性負責;文章版權歸原作者及原出處所有,如涉及作品內(nèi)容、版權和其它問題,我們將根據(jù)著作權人的要求,第一時間更正或刪除。
您需要登錄后才可以發(fā)表評論 登錄 | 立即注冊

相關視頻

關于我們  -  服務條款  -  使用指南  -  站點地圖  -  友情鏈接  -  聯(lián)系我們
電子工程網(wǎng) © 版權所有   京ICP備16069177號 | 京公網(wǎng)安備11010502021702
快速回復 返回頂部 返回列表