|
RS-485是一種基于差分信號傳送的串行通信鏈路層協(xié)議。它解決了RS-232協(xié)議傳輸距離太近(15m)的缺陷，是工業(yè)上廣泛采用的較長距離數(shù)據(jù)通信鏈路層協(xié)議。 由于它使用一對雙絞線傳送差分信號，屬半雙工通信，所以需要進行接收和發(fā)送狀態(tài)的轉換。一般的8腳TTL電平到RS-485電平轉換芯片的引腳定義如圖1所示。 其中，引腳意義如下： RO——接收數(shù)據(jù)的 TTL電平輸出； ——低電平有效的接收允許； DE——高電平有效的發(fā)送允許； DI——發(fā)送數(shù)據(jù)的TTL電平輸入； A——485差分信號的正向端； B——485差分信號的反向端。 在RS-485電路設計中，通常將和DE短接，用1根信號線來控制，這樣可以做到收發(fā)的切換。 RS-485芯片通常處于接收狀態(tài)。當要發(fā)送數(shù)據(jù)時，由程序控制/DE 變?yōu)楦唠娖剑缓骍ART單元發(fā)送數(shù)據(jù)，程序要等待發(fā)送完畢后，再將RS-485芯片轉換到接收狀態(tài)。發(fā)送完畢的標志一般由UART的特定寄存器提供狀態(tài)指示，程序需要去查詢。 在單片機電路中，一般用1根I/O線來控制RS-485芯片的接收和發(fā)送狀態(tài)的轉換。這樣需要由軟件來控制 I/O引腳的電平，以達到控制RS-485收發(fā)轉換的目的。 這樣的控制方法造成RS-485通信存在以下問題： 在想要發(fā)送數(shù)據(jù)和真正的能發(fā)送數(shù)據(jù)之間，存在一定的轉換延時； 如果發(fā)送到接收的轉換時機不當，則會造成數(shù)據(jù)丟失； 在接收和發(fā)送數(shù)據(jù)轉換期間，容易引入干擾，使UART單元收到多余的雜亂數(shù)據(jù)。 鑒于以上情況，筆者經(jīng)過探索和參照其它相關電路，設計了一種可以實現(xiàn)RS-485接收和發(fā)送零延時轉換的電路，如圖2所示。 當不發(fā)送數(shù)據(jù)時，TTL電平的Tx信號為高電平，經(jīng)V1反向為低電平，RS-485芯片處于接收狀態(tài)。 當發(fā)送數(shù)據(jù)時，① 若Tx為低電平，經(jīng)V1反向后，DE/為高電平，發(fā)送允許。此時由于DI 接地，所以RS-485芯片的輸出端A、B產(chǎn)生表示低電平的差分信號，低電平的Tx被送出。② 若Tx為高電平，經(jīng)V1反向后，DE/為低電平，RS-485芯片的A、B端處于高阻態(tài)。此時靠電阻R1和R2的下拉和上拉作用，使總線上產(chǎn)生正的差分信號，從而將Tx的高電平信號送出。 由以上分析看出，在使用這個電路時，只要程序能保證不同時進行接收和發(fā)送的操作，即保證是半雙工傳送數(shù)據(jù)，程序不必用指令控制DE/進行接收和發(fā)送的轉換。轉換由硬件本身完成。 發(fā)送高電平的過程中，由于RS-485芯片處于接收狀態(tài)，此時的發(fā)送信號必須是在總線上其它節(jié)點發(fā)送數(shù)據(jù)時，才能將高電平信號送出。所以，仍需要軟件設計中做好總線仲裁。 經(jīng)過在沒有嚴重干擾的實驗室中的實驗，在使用0.5mm2屏蔽平行線時，此電路的傳送距離可達1200m。 |
