|
兩個positions, ASIC and VLSI: VLSI： 1、解釋setup和hold time violation，畫圖說明，并說明解決辦法。 2、說說靜態(tài)、動態(tài)時序模擬的優(yōu)缺點。 3、用一種編程語言寫n!的算法。 4、畫出CMOS的圖，畫出tow-to-one mux gate。 5、說出你的最大弱點及改進方法。 6、說出你的理想。說出你想達到的目標(biāo)。 題目是英文出的，要用英文回答。 ASIC: 1、一個四級的Mux,其中第二級信號為關(guān)鍵信號 如何改善timing 2、一個狀態(tài)機的題目用verilog實現(xiàn) 不過這個狀態(tài)機話的實在比較差很容易誤解的 3、卡諾圖寫出邏輯表達使... 4、用邏輯們畫出D觸發(fā)器 5、給出某個一般時序電路的圖，有Tsetup,Tdelay,Tck->q,還有 clock的delay,寫出決定最大時鐘的因素同時給出表達式 6、c語言實現(xiàn)統(tǒng)計某個cell在某.v文件調(diào)用的次數(shù)(這個題目真bt) 7、cache的主要部分什么的 8、Asic的design flow.... 補充：用邏輯門畫D觸發(fā)器 |
