|
電阻不再是電阻——高頻時(shí)確實(shí)如此 許多設(shè)計(jì)師沒有意識(shí)到實(shí)際元件中的寄生因素會(huì)影響它們的值。當(dāng)頻率達(dá)到幾百兆赫茲時(shí)，諸如電阻、電感和電容等基本元件都會(huì)呈現(xiàn)出非理想的特性。這種變化在設(shè)計(jì)濾波器或試圖優(yōu)化供電網(wǎng)絡(luò)、旁路網(wǎng)絡(luò)或偏置電路時(shí)將變得非常關(guān)鍵。 我們將在后續(xù)文章中討論電容和電感�，F(xiàn)在讓我們討論最常見的電阻。下面是電阻的理想阻抗曲線，正如你期望的那樣，是一條直線。 圖1：理想電阻的阻抗與頻率之間的關(guān)系曲線表明在所有頻率下阻抗都是相同的值。 現(xiàn)在讓我們考慮一個(gè)具有短引線的碳質(zhì)電阻。通過增加引線的寄生電感和電阻端帽之間的并聯(lián)電容就可以得到下面這種高頻時(shí)的簡(jiǎn)化模型。 圖2：典型電阻在高頻時(shí)的簡(jiǎn)化模型，其中包含了并聯(lián)電容和串聯(lián)電感。 (引線長(zhǎng)度為1/4英寸的)碳質(zhì)電阻的典型串聯(lián)電感為14nH，并聯(lián)電容為1-2pF。 如果繪出這種簡(jiǎn)化模型的頻率曲線，你應(yīng)該會(huì)看到下面這個(gè)理想的阻抗圖。 圖3：實(shí)際電阻的理想阻抗圖上有幾個(gè)不同的點(diǎn)，分別展示了電阻主導(dǎo)、電容減少阻抗和電感增加阻抗的特性。 在較低頻率時(shí)，圖中的曲線是純阻性的(水平直線)。但隨著頻率的增加，并聯(lián)電容將占主導(dǎo)地位，阻抗開始以20dB/10倍頻下降。電阻現(xiàn)在變成了電容，這里出現(xiàn)了轉(zhuǎn)折點(diǎn)。 圖中還有一個(gè)容性電抗等于感性電抗的點(diǎn)。在這個(gè)短暫的瞬間，阻抗再一次變?yōu)榧冏栊?雖然阻值要小得多)。串聯(lián)諧振就發(fā)生在這個(gè)轉(zhuǎn)折點(diǎn)。 在這個(gè)點(diǎn)之后，串聯(lián)的引線電感占主導(dǎo)地位，可憐的電阻變成了電感。它的阻抗曲線以20dB/10倍頻的斜率上升。 為了幫助說明，我測(cè)量了一個(gè)引線長(zhǎng)度為1/4英寸的碳質(zhì)電阻，并繪出了下面這張圖。 圖4：帶短引線的1kΩ碳質(zhì)電阻的阻抗測(cè)量圖。 由于圖中只給出了從1MHz到450MHz的頻率變化，因此看不到由于串聯(lián)電感而引起的阻抗增加那段曲線。然而在100MHz時(shí)，你可以看到1kΩ電阻的阻抗已經(jīng)下降到約730Ω。在300MHz時(shí)，阻抗只有300Ω了。 即使在使用串聯(lián)電感為1-2nH、并聯(lián)電容為0.2-0.4pF的典型表貼元件時(shí)，高達(dá)數(shù)百兆赫茲的頻率也會(huì)影響阻抗測(cè)量值。 通過理解實(shí)際元件的寄生因素對(duì)阻抗的影響，你將明白為何要保持引線長(zhǎng)度和電路走線盡可能短、為何在高頻設(shè)計(jì)中表貼元件性能更加優(yōu)異。 你遇到過隨著頻率的增加串聯(lián)電感或并行電容改變的情況嗎？這種情況將如何影響你的設(shè)計(jì)性能呢？ |
