PlanAhead教程5：網表分析與ChipScope內核插入

發(fā)布時間：2014-1-10 11:42 發(fā)布者：eechina

PlanAhead 擁有廣泛的功能，能夠幫助設計人員成功實現設計收斂。其中包括具有綜合交叉探測功能的 GUI，能夠幫助您進行設計分析、跟蹤時序沖突以及 DRC 等問題，然后再將問題追根溯源到原理圖、網表以及約束條件。使設計人員能夠對 pblock 以及單元例程的位置約束等物理約束條件進行實驗。此外，PlanAhead 還能夠自動插入 ChipScope 調試內核，以更好地調試運行于器件之上的設計后實現比特流。

本文地址：http://m.54549.cn/thread-125558-1-1.html 【打印本頁】

本站部分文章為轉載或網友發(fā)布，目的在于傳遞和分享信息，并不代表本網贊同其觀點和對其真實性負責；文章版權歸原作者及原出處所有，如涉及作品內容、版權和其它問題，我們將根據著作權人的要求，第一時間更正或刪除。