色偷偷偷久久伊人大杳蕉,色爽交视频免费观看,欧美扒开腿做爽爽爽a片,欧美孕交alscan巨交xxx,日日碰狠狠躁久久躁蜜桃

x
x

國(guó)內(nèi)首款抗輻射型高性能32位四核并行處理器問(wèn)市

發(fā)布時(shí)間:2013-11-6 14:05    發(fā)布者:eechina
關(guān)鍵詞: 抗輻射 , SPARC , S698PM
首家登陸中國(guó)創(chuàng)業(yè)板的本土IC設(shè)計(jì)企業(yè)珠海歐比特控制工程股份有限公司,日前宣布推出一款名為S698PM的抗輻射型的高性能、高可靠、高集成度、低功耗的四核并行處理器SOC芯片,這款32位處理器其采用對(duì)稱(chēng)多處理架構(gòu)(SMP),遵循SPARC V8標(biāo)準(zhǔn),專(zhuān)為高端嵌入式實(shí)時(shí)控制及復(fù)雜計(jì)算等應(yīng)用而設(shè)計(jì)。


  
S698PM芯片內(nèi)部集成4個(gè)相同的高性能處理器核心,每個(gè)處理器核心均由32位RISC整型處理單元(IU)、雙精度浮點(diǎn)處理單元(FPU)、高速一級(jí)緩存(L1 Cache)和存儲(chǔ)器管理單元(MMU)等組成。

S698PM芯片采用AMBA2.0標(biāo)準(zhǔn)總線(xiàn),其中采用128位帶寬AHB總線(xiàn)作為處理器核心互聯(lián)總線(xiàn),采用32位帶寬AHB總線(xiàn)作為片內(nèi)高速外設(shè)互聯(lián)總線(xiàn),采用32位帶寬APB總線(xiàn)作為片內(nèi)低速外設(shè)互聯(lián)總線(xiàn),各總線(xiàn)間通過(guò)橋接器交換數(shù)據(jù)。

豐富的片上外設(shè)是S698PM芯片的另一大特點(diǎn),其內(nèi)部集成了包括GPIO、UART、定時(shí)器、中斷控制器、調(diào)試支持單元、存儲(chǔ)器控制器、1553B總線(xiàn)控制器、CAN總線(xiàn)控制器、10M/100M以太網(wǎng)控制器、SpaceWire總線(xiàn)節(jié)點(diǎn)控制器、CCSDS遙控遙測(cè)接口、USB2.0主控器、SPI主控器、I2C主控器等功能模塊。

S698PM芯片內(nèi)嵌在線(xiàn)調(diào)試支持單元(DSU),允許用戶(hù)通過(guò)UART串口或以太網(wǎng)接口訪(fǎng)問(wèn)芯片所有寄存器、存儲(chǔ)器和外設(shè),使軟、硬件調(diào)試變得極為方便。S698PM芯片采用SMP架構(gòu)設(shè)計(jì),支持多核并行處理機(jī)制,利用eCOS、VxWorks、Linux等實(shí)時(shí)嵌入式操作系統(tǒng),用戶(hù)可方便地實(shí)現(xiàn)嵌入式實(shí)時(shí)控制系統(tǒng)的高性能多核并行處理設(shè)計(jì)。


圖示:S698PM內(nèi)部功能模塊框圖

據(jù)了解,目前S698PM處理器已經(jīng)實(shí)現(xiàn)了批量供貨能力,產(chǎn)品形態(tài)有陶瓷封裝、塑料封裝及IP核可供航空航天、星箭站船、高端工控等領(lǐng)域客戶(hù)靈活選擇。

S698PM主要性能特征:
    四核并行處理器,集成了4個(gè)高性能處理器核心,每個(gè)處理器核心配置了:
▪    32位SPARC V8整型處理單元(IU),符合IEEE-1754標(biāo)準(zhǔn);
▪    64位雙精度浮點(diǎn)處理單元(FPU),符合IEEE-754標(biāo)準(zhǔn);
▪    一級(jí)緩存(含指令緩存ICache和數(shù)據(jù)緩存DCache);
▪    存儲(chǔ)器管理單元MMU;
▪    硬件乘法器和除法器;
▪    支持MAC和UMAC等DSP指令;
▪    7級(jí)指令流水;
    基于AMBA2.0標(biāo)準(zhǔn)總線(xiàn)的可裁減結(jié)構(gòu)
▪    各個(gè)處理器核互聯(lián)總線(xiàn):128-bit帶寬的AHB;
▪    片內(nèi)高速外設(shè)互聯(lián)總線(xiàn):32-bit帶寬的AHB;
▪    片內(nèi)低速外設(shè)互聯(lián)總線(xiàn):32-bit帶寬的APB;
▪    128-bit AHB與32-bit AHB間的轉(zhuǎn)換橋:AHB/AHB bridge;
▪    32-bit AHB與32-bit APB間的轉(zhuǎn)換橋:AHB/APB bridge;
    兩級(jí)緩存結(jié)構(gòu)
▪    L1 Cache    :一級(jí)緩存,含ICache和DCache,位于處理器核心中;
▪    L2 Cache    :二級(jí)緩存,521KB,位于存儲(chǔ)器控制器與128-bit AHB總線(xiàn)之間;
    片內(nèi)外設(shè):
▪    存儲(chǔ)器控制器,支持ROM、SRAM、DDR2、MAP IO;
▪    中斷控制器,支持6路可編程的外部中斷;
▪    4通道的SpaceWire總線(xiàn)節(jié)點(diǎn)控制器;
▪    2通道的1M/10M速率1553B總線(xiàn)控制器;
▪    2通道的CAN2.0總線(xiàn)控制器;
▪    CCSDS 用空遙測(cè)TM/TC接口;
▪    10/100M自適應(yīng)以太網(wǎng)控制器;
▪    USB2.0 HOST接口;
▪    在線(xiàn)硬件調(diào)試支持單元DSU;
▪    Timer、Wdog、GPIO、UART、I2C、SPI;
    抗輻加固設(shè)計(jì)
▪    內(nèi)部時(shí)序邏輯單元:TMR加固;
▪    內(nèi)部存儲(chǔ)器模塊:EDAC撿錯(cuò)糾錯(cuò);
▪    外部存儲(chǔ)器:EDAC撿錯(cuò)糾錯(cuò);
    最高主頻:600MHz;
    峰值處理能力:2100 MIPS、900MFLOPS(double precision);
    工作電壓
▪    Core:1.0V,±10%;
▪    普通IO(除DDR2和SpaceWire的IO外):3.3V,±10%;
▪    DDR2 IO:2.5V,±10%;
▪    SpaceWire IO:2.5V,LVDS差分350mV;
    芯片功耗:<3W@600MHz。


本文地址:http://m.54549.cn/thread-123007-1-1.html     【打印本頁(yè)】

本站部分文章為轉(zhuǎn)載或網(wǎng)友發(fā)布,目的在于傳遞和分享信息,并不代表本網(wǎng)贊同其觀點(diǎn)和對(duì)其真實(shí)性負(fù)責(zé);文章版權(quán)歸原作者及原出處所有,如涉及作品內(nèi)容、版權(quán)和其它問(wèn)題,我們將根據(jù)著作權(quán)人的要求,第一時(shí)間更正或刪除。
Cowpea 發(fā)表于 2013-11-13 11:08:46
國(guó)產(chǎn)芯片?牛逼
li0zhnog 發(fā)表于 2013-11-14 08:17:27
eric_wang 發(fā)表于 2013-11-18 10:00:32
支持國(guó)產(chǎn)芯片。開(kāi)發(fā)系統(tǒng)也有嗎?
您需要登錄后才可以發(fā)表評(píng)論 登錄 | 立即注冊(cè)

關(guān)于我們  -  服務(wù)條款  -  使用指南  -  站點(diǎn)地圖  -  友情鏈接  -  聯(lián)系我們
電子工程網(wǎng) © 版權(quán)所有   京ICP備16069177號(hào) | 京公網(wǎng)安備11010502021702
快速回復(fù) 返回頂部 返回列表