|
業(yè)界首款采用 32nm體硅上實現(xiàn)串行器-解串器（SerDes）IP，對網(wǎng)絡(luò)芯片的研發(fā)相當(dāng)重要，并已向主要客戶展示 意法半導(dǎo)體（ST）宣布，針對設(shè)計研發(fā)最先進(jìn)的網(wǎng)絡(luò)專用集成電路（ASIC）的32nm技術(shù)平臺已正式上市。這款全新32nm系統(tǒng)級芯片設(shè)計平臺采用意法半導(dǎo)體的32LPH（低功耗高性能）制程，是業(yè)內(nèi)首款采用32nm體硅上實現(xiàn)串行器-解串行器（SerDes） IP。 實現(xiàn)晶圓面積大于200mm2的超大ASIC設(shè)計，意法半導(dǎo)體全新的32nm 32LPH ASIC設(shè)計平臺可實現(xiàn)前所未有的高性能、高復(fù)雜性以及低功耗，同時降低每個功能模塊的尺寸。該平臺可加快針對企業(yè)交換機、路由器、服務(wù)器以及光交換機和無線基礎(chǔ)設(shè)施等高性能應(yīng)用的下一代網(wǎng)絡(luò)ASIC芯片的研發(fā)速度。 意法半導(dǎo)體SerDes IP模塊S12是一款擁有知識產(chǎn)權(quán)的關(guān)鍵器件，并已向幾家主要客戶成功展示。S12 IP模塊對于研發(fā)網(wǎng)絡(luò)ASIC芯片有關(guān)鍵性的影響，在網(wǎng)絡(luò)設(shè)備設(shè)計內(nèi)實現(xiàn)芯片對芯片、芯片對模塊以及模塊對背板的通信。 采用意法半導(dǎo)體的 32LPH制程技術(shù)的首款A(yù)SIC原型預(yù)計于2011年初上市，并于2011年下半年開始量產(chǎn)。 意法半導(dǎo)體針對網(wǎng)絡(luò)應(yīng)用的32LPH（低功耗高性能）設(shè)計平臺可支持多達(dá)10個金屬層，以提高芯片布線效率。該平臺基于ISDA聯(lián)盟框架協(xié)議內(nèi)開發(fā)的 32nm 高K金屬柵工藝，同時整合意法半導(dǎo)體獨有的專用IP和單元，如密度達(dá)10-Mbit/mm2的嵌入式DRAM和三重內(nèi)容尋址存儲器 （TCAM）。 正常情況下，一個SerDes（串行器-解串行器）要在一顆ASIC單芯片內(nèi)整合多次以上（通常達(dá)200次）。該模塊可實現(xiàn)以下串行通信： • 同一印刷電路板上的IC或ASIC之間的通信（芯片對芯片）； • 用于連接遙控設(shè)備的ASIC和光纖模塊的通信 （芯片到模塊）； • ASIC和物理層接口模塊（芯片到模塊）； • ASIC和系統(tǒng)背板——背板是設(shè)備內(nèi)部裝有各種系統(tǒng)板卡的物理機架。 S12 IP基于意法半導(dǎo)體經(jīng)驗證的SerDes架構(gòu)，可擴展至8條 12.5-Gbit/s收發(fā)（Tx/Rx）通道。S12設(shè)計優(yōu)化封裝面積，可使用倒裝片BGA封裝。意法半導(dǎo)體將很快推出傳輸速度高達(dá)14-Gbit/s的 S14 IP。 |
