|
業(yè)界唯一投產(chǎn)的低功耗28 nm FPGA，幫助開發(fā)人員降低了PCIe Gen2應(yīng)用的系統(tǒng)總成本 Altera公司宣布，其28 nm Cyclone V GT FPGA全面通過了PCI Express (PCIe) 2.0規(guī)范的兼容性測試。Cyclone V GT FPGA目前已經(jīng)投產(chǎn)，是業(yè)界第一款實現(xiàn)了5 Gbps數(shù)據(jù)速率并支持PCIe 2.0互操作性的低成本、低功耗FPGA。在最近的PCI-SIG實驗室測試中，Cyclone V GT FPGA成功通過了所有PCI-SIG兼容性和互操作性測試，目前已經(jīng)收錄到PCI-SIG Integrators名錄中。與以前的FPGA相比，在開發(fā)基于PCIe Gen2的應(yīng)用時，Cyclone V GT FPGA幫助開發(fā)人員大幅度降低了系統(tǒng)成本和系統(tǒng)功耗。 Altera資深產(chǎn)品市場經(jīng)理Sabrina Raza評論說：“我們的Cyclone V GT FPGA實現(xiàn)了與PCIe Gen2的兼容，這是我們28 nm Cyclone V FPGA 系列成功推出的另一里程碑。對PCIe Gen2系統(tǒng)性能有要求的客戶現(xiàn)在可以使用低功耗FPGA，降低其系統(tǒng)總成本，發(fā)揮我們在收發(fā)器技術(shù)上的專業(yè)優(yōu)勢，以及在開發(fā)PCIe設(shè)計解決方案方面的專長。我們幫助客戶顯著降低了系統(tǒng)成本，而且不以犧牲性能為代價�！� Cyclone V FPGA集成了數(shù)據(jù)速率高達(dá)5 Gbps的收發(fā)器，有兩個嵌入在器件中的硬核PCIe IP模塊。利用PCIe硬核IP模塊，開發(fā)人員提高了系統(tǒng)性能，增強(qiáng)了系統(tǒng)功能，同時提升了設(shè)計團(tuán)隊的效能。PCIe 2.0兼容硬核IP模塊包括PHY/MAC、數(shù)據(jù)鏈路層以及會話層。模塊可以配置為端點或者根端口，支持x4通路。 Cyclone V FPGA和Cyclone V SoC支持創(chuàng)新的Multi-function特性，最多8個PCIe端點可以組合成一個端點，該端點由標(biāo)準(zhǔn)器件驅(qū)動提供支持。這一方便的特性縮短了軟件驅(qū)動開發(fā)時間，非常有利于I/O擴(kuò)展等應(yīng)用。Cyclone V FPGA和Cyclone V SoC還具有Altera創(chuàng)新的使用PCIe協(xié)議實現(xiàn)配置功能（CvP），器件中的硬核PCIe在FPGA內(nèi)核加載之前便可以工作。這樣，無論采用何種配置方法，都可以確保在滿足PCIe協(xié)議的100ms規(guī)范要求下PCIe端點被激活。 Altera全系列產(chǎn)品提供全面的PCI-SIG兼容解決方案，這些產(chǎn)品經(jīng)過優(yōu)化滿足 了關(guān) 鍵應(yīng)用需求。這些解決方案包括支持端點、橋接、交換和根端口功能的可配置PCIe知識產(chǎn)權(quán)(IP)內(nèi)核和開發(fā)板。Altera最新的Cyclone V GT FPGA開發(fā)套件能夠簡單快速的實現(xiàn)PCIe Gen2協(xié)議，同時降低了設(shè)計風(fēng)險，縮短了開發(fā)時間。開發(fā)套件為開發(fā)低成本、低功耗FPGA系統(tǒng)級設(shè)計，迅速得到結(jié)果提供了快速簡單的方法。 供貨信息 Cyclone V GT FPGA現(xiàn)在已經(jīng)投產(chǎn)。Altera提供業(yè)界最全系列的28 nm低功耗、低成本 FPGA，密度范圍在25K邏輯單元(LE)至300K LE之間， 針對客戶需求提供業(yè)界最小外形 封裝 選擇。 關(guān)于Altera Cyclone V GT FPGA的詳細(xì)信息， 請訪問www.altera.com/cyclone5。 如果需要了解Altera FPGA中PCIe功能的詳細(xì)信息， 請訪問 http://www.altera.com/technology ... ip/pro-hard-ip.html。 |
