色偷偷偷久久伊人大杳蕉,色爽交视频免费观看,欧美扒开腿做爽爽爽a片,欧美孕交alscan巨交xxx,日日碰狠狠躁久久躁蜜桃

x
x

基于FPGA和DSP的光纖信號實時處理系統(tǒng)

發(fā)布時間:2010-4-12 13:46    發(fā)布者:我芯依舊
關(guān)鍵詞: dsp , FPGA , 光纖 , 實時處理 , 信號
1 前言

在水聽器應(yīng)用中,由于水下聲場的復(fù)雜性,單元水聽器無法獲得目標(biāo)的詳細(xì)信息,必須依靠超大陣元數(shù)目的高度復(fù)用的傳感器陣列。通過水聽器陣列完成聲場信號的波束形成,實現(xiàn)對水下目標(biāo)的定位與指向。為降低成本與體積.多路復(fù)用技術(shù)被廣泛的用到了水聲信號傳輸領(lǐng)域。多路復(fù)用技術(shù)的使用對水聲信號的處理能力提出了更高的要求。如何完成多路復(fù)用信號的解復(fù)用以及實時快速解調(diào)是整個系統(tǒng)設(shè)計的關(guān)鍵。本文提出一種基于FPGADSP的光纖傳感信號實時處理系統(tǒng)。

2 系統(tǒng)組成與硬件流程圖

在光纖傳感信號處理系統(tǒng)中,需要處理的是水聽器陣列的海量信號,對處理速度要求高。用FPGA來實現(xiàn)多路高速數(shù)據(jù)采集、數(shù)字信號存取的同步時鐘控制,可使時序關(guān)系整齊,延遲一致、易于修改。同時利用FPGA的多I/O功能實現(xiàn)各個模塊之間的數(shù)據(jù)緩存與接口設(shè)計.可以克服數(shù)據(jù)傳輸?shù)钠款i。TI公司的32位DSP芯片TMS320C 6713,其性價比高.特別適合于光纖傳感信號處理系統(tǒng)解算量大。實時性要求高和計算精度要求高的場合。本文采用FPGA+DSP構(gòu)建光纖傳感信號采集處理系統(tǒng).主要由ATD轉(zhuǎn)換芯片、FPGA、FIFO、DSP及其外圍電路組成,系統(tǒng)結(jié)構(gòu)框圖如圖1所示。


圖1系統(tǒng)結(jié)構(gòu)框圖

2.1 A/D前端處理電路及A/D采樣模塊

探測器對光纖輸入的光脈沖序列進(jìn)行光電轉(zhuǎn)換,通過濾波器實現(xiàn)波分解復(fù)用,再對信號進(jìn)行放大及阻抗匹配,使其滿足ADC對輸入信號的要求。

在時分復(fù)用陣列中,系統(tǒng)采樣頻率與單路信號采樣頻率和復(fù)用路數(shù)的乘積成比例。設(shè)計系統(tǒng)單路信號采樣頻率為125KHZ,則8路時分復(fù)用系統(tǒng)最低采樣頻率達(dá)到1M,因此選用Analog Devices公司的16位模數(shù)轉(zhuǎn)換器AD9446,它在100MSPS轉(zhuǎn)換速率的條件下,能同時保持0.4LSB微分線性誤差(DNL),非常適合高采樣率和寬帶寬的應(yīng)用場合。對于高速采集系統(tǒng),A/D建立穩(wěn)定的工作狀態(tài)需要相當(dāng)長時間,頻繁地改變A/D的工作狀態(tài)會影響測量的精度,嚴(yán)重時會造成信號的失真。為此,同步命令不直接作用于高速A/D,而是用FPGA產(chǎn)生A/D采樣時鐘信號,并根據(jù)同步命令實現(xiàn)對采樣數(shù)據(jù)的取舍。

2.2 FPGA模塊

由于信號載波頻率較高。相應(yīng)的提高了信號的采樣頻率,增大了處理器處理速度和數(shù)據(jù)傳輸?shù)膲毫Α6蠖藢π盘柼幚黻P(guān)心的是信號的特征信息,因此采用FPGA對數(shù)據(jù)進(jìn)行數(shù)字低通濾波,然后對數(shù)據(jù)進(jìn)行降采樣處理,這樣就可用較小的數(shù)據(jù)量獲得信號信息,緩解DSP數(shù)據(jù)解調(diào)壓力。與此同時,F(xiàn)PGA使A/D采樣與信號調(diào)制保持同步。

為了充分利用FPGA和DSP的各自優(yōu)點,選用Altera公司的邏輯單元個數(shù)為5980、配置存儲器容量可達(dá)1M的EPIC6F256,全部控制邏輯由硬件完成,實現(xiàn)控制與算法的分離,充分滿足系統(tǒng)實時性的要求。

2.3 數(shù)據(jù)緩存FIFO模塊

信號接收緩存選用IDT公司的同步FIFO器件。DSP讀取FIFO數(shù)據(jù)時EDMA控制器可以獨立于CPU工作.方便地實現(xiàn)片內(nèi)存儲器、片內(nèi)外設(shè)以及外部存儲空間之間的數(shù)據(jù)轉(zhuǎn)移。數(shù)據(jù)源源不斷推入FIFO,F(xiàn)IFO數(shù)據(jù)存滿則自動將滿標(biāo)志置位.啟動DSP的EDMA7通道進(jìn)行傳輸。

2.4外部存儲模塊

2.4.1程序存儲器FLASH

借助于仿真器,叮直接對Flash進(jìn)行在系統(tǒng)編程。Am29LV033C是AMD公司生產(chǎn)的Flash存儲器,內(nèi)部能產(chǎn)生高電壓進(jìn)行編程和擦除操作。參考C6000的外擴(kuò)FLASH的通用在線編程方法.通過兩級引導(dǎo)加載,實現(xiàn)系統(tǒng)的自舉引導(dǎo)。

2.4.2數(shù)據(jù)存儲器SDRAM

系統(tǒng)處理的是光纖水聽器陣列海量信號。每個DSP處理幾個單元水聽傳感器信號。因此每個DSP擴(kuò)展了4M x 32b的SDRAM芯片,主要用于存儲輸入、輸出數(shù)據(jù),并映射到TMS3206713存儲器CEO空間。每次采樣時,DSP通過EDMA中斷傳輸,將從FIFO接收到的幾幀數(shù)據(jù)保存到SDRAM中。

2.5 DSP 電路模塊

DSP電路模塊主要完成系統(tǒng)的水聲信號全數(shù)字PGC解調(diào)工作,是整個系統(tǒng)實現(xiàn)實時快速要求的關(guān)鍵。采用TI公司的32位浮點DSP處理器TMS320C6713.處理能力高達(dá)2400MIPS,結(jié)合該芯片的8指令并行運行的特點,對程序進(jìn)行優(yōu)化,可大大提高運算速度,實現(xiàn)“二次解調(diào)”實時處理算法。

3 數(shù)據(jù)處理

3.1 PGC解調(diào)原理

PGC解調(diào)一般用于消除雙臂干涉儀中由于環(huán)境因素引起的相位漂移。在干涉儀中引入載波后,干涉輸出是

式中:A是直流偏置,B是干涉項幅值,C是載波幅值,ω0是載波角頻率,φ(t)=Dcosωst + ψ(t),Dcosωst是被測信號,D是被測信號幅值,ωs是被測信號角頻率,ψ(t)是相位漂移。將(1)式分別乘以Gcosω0t和Hcos2ω0t,當(dāng)載波頻率遠(yuǎn)遠(yuǎn)ω0大于被測信號φ(t)和頻率ωs時,可經(jīng)低通濾波將所有含ω0及其ω0倍頻項濾去,對其進(jìn)行微分,交叉相乘、相減、積分、高通濾波最終得到所需的相位信息。

3.2載波延遲的影響

在PGC調(diào)制解調(diào)電路中,為了保證頻率嚴(yán)格匹配,載波采用FPGA產(chǎn)生,經(jīng)過放大和阻抗匹配后,驅(qū)動光源或者相位調(diào)制器用于對光波進(jìn)行相位調(diào)制,受到調(diào)制的光波經(jīng)過光路傳輸后發(fā)生干涉,干涉輸出經(jīng)過ADC模數(shù)轉(zhuǎn)換后由電路進(jìn)行解調(diào)。由于存在不可避免的轉(zhuǎn)換和傳輸時間,因此混頻相乘時干涉輸出中的載波與基頻、2倍頻相比存在相位延遲。則干涉輸出的Bessel函數(shù)展開式為:

上式中φt = ω0t 表示載波的相位延遲。采用Gcosω0t和Hcos2ω0t與I'進(jìn)行混頻相乘和低通濾波得到:

與I1和I2對比,增加了與載波頻率和延遲時間有關(guān)的系數(shù)項cosφt和cos2φt,對I1'和I2'進(jìn)行后續(xù)PGC解調(diào),最終得到:

與I3相比,I3'增加了幅值系數(shù)項cosφt * cos2φt。一般情況下,系數(shù)項的絕對值小于l,導(dǎo)致解調(diào)輸出幅度衰減。當(dāng)系數(shù)項為負(fù)值時,導(dǎo)致解調(diào)輸出符號相反。當(dāng)系數(shù)項當(dāng)系數(shù)項為零時。解調(diào)輸出恒為零,導(dǎo)致PGC解調(diào)失敗。因此,必須消除載波延遲造成的影響。

3.3 載波相位延遲的求解和解決方法

分別將I'乘以Gcosω0t、Gsinω0t和Hcos2ω0t、Hsin2ω0t,再進(jìn)行低通濾波。假設(shè)在時間段[0,tn]內(nèi),延遲相位φt基本不變,對該式在該時間段進(jìn)行N點離散化計算其均值得:

將(10),(9),(12),(11)得

求得φt后,再將信號與Gcos(ω0t + φt),Hcos2(ω0t + φt)進(jìn)行混頻,消除相位延遲引起解調(diào)信號幅度衰減的現(xiàn)象。

4 結(jié)論

本系統(tǒng)緊密結(jié)合實際工程項目.成功實現(xiàn)了以FPGA+DSP構(gòu)成的光纖傳感信號實時處理系統(tǒng)的硬件及軟件設(shè)計.并針對載波相位延遲造成的解調(diào)信號幅度衰減提出了解決方法。本系統(tǒng)具有高速實時數(shù)據(jù)運算能力。可廣泛應(yīng)用于多路數(shù)據(jù)采集處理等領(lǐng)域,可升級能力強(qiáng),應(yīng)用前景非常廣闊。

本文作者創(chuàng)新點:將FPGA+DSP并行處理架構(gòu)應(yīng)用于光纖傳感信號處理系統(tǒng),提高系統(tǒng)的實時處理速度,并針對載波相位延遲造成的解調(diào)信號幅度衰減提出了解決方法。系統(tǒng)在光纖產(chǎn)業(yè)的工程化應(yīng)用具有良好的前景。


作者:吳舒辭,陳珍      來源:《微計算機(jī)信息》(嵌入式與SOC)2009年第1-2期
本文地址:http://m.54549.cn/thread-10341-1-1.html     【打印本頁】

本站部分文章為轉(zhuǎn)載或網(wǎng)友發(fā)布,目的在于傳遞和分享信息,并不代表本網(wǎng)贊同其觀點和對其真實性負(fù)責(zé);文章版權(quán)歸原作者及原出處所有,如涉及作品內(nèi)容、版權(quán)和其它問題,我們將根據(jù)著作權(quán)人的要求,第一時間更正或刪除。
您需要登錄后才可以發(fā)表評論 登錄 | 立即注冊

相關(guān)在線工具

相關(guān)視頻

關(guān)于我們  -  服務(wù)條款  -  使用指南  -  站點地圖  -  友情鏈接  -  聯(lián)系我們
電子工程網(wǎng) © 版權(quán)所有   京ICP備16069177號 | 京公網(wǎng)安備11010502021702
快速回復(fù) 返回頂部 返回列表