|
下一代FPGA及第二代SoC和3D IC將與Vivado設(shè)計(jì)套件“協(xié)同優(yōu)化”，為行業(yè)提供最具吸引力的ASIC和ASSP可編程替代方案 賽靈思公司（Xilinx）今天宣布其20nm產(chǎn)品系列發(fā)展戰(zhàn)略，包括下一代8系列All Programmable FPGA以及第二代3D IC和SoC。20nm產(chǎn)品系列建立在業(yè)經(jīng)驗(yàn)證的28nm技術(shù)突破之上，在系統(tǒng)性能、功耗和可編程系統(tǒng)集成方面領(lǐng)先競(jìng)爭(zhēng)企業(yè)整整一代。通過(guò)與賽靈思Vivado設(shè)計(jì)套件針對(duì)最高生產(chǎn)力和結(jié)果質(zhì)量的協(xié)同優(yōu)化， 20nm產(chǎn)品系列將能夠滿(mǎn)足廣泛的下一代各種系統(tǒng)的要求，為行業(yè)提供比以往任何時(shí)候都更具吸引力的ASIC和ASSP可編程替代方案。 賽靈思全球總裁兼首席執(zhí)行長(zhǎng)官M(fèi)oshe Gavrielov 表示“20nm產(chǎn)品陣容將滿(mǎn)足呈指數(shù)級(jí)增長(zhǎng)的可編程勢(shì)在必行的市場(chǎng)需求。推動(dòng)這種強(qiáng)大需求的不僅僅是設(shè)計(jì)成本的大幅縮減， 而且還有每個(gè)系統(tǒng)對(duì)于更智能型功能的永無(wú)止境的需求，其中包括需要最大化適應(yīng)能力、復(fù)用性和系統(tǒng)整合度等 ” 賽靈思20nm All Programmable產(chǎn)品系列經(jīng)過(guò)精心優(yōu)化，致力于滿(mǎn)足下一代系統(tǒng)的需求，或者更智能、集成度更高的、對(duì)帶寬要求永無(wú)止境的系統(tǒng)的各種要求。有關(guān)應(yīng)用包括：1）智能Nx100G - 400G有線(xiàn)網(wǎng)絡(luò)；2）采用智能自適應(yīng)天線(xiàn)、認(rèn)知無(wú)線(xiàn)電技術(shù)、基帶和回程設(shè)備的LTE高級(jí)無(wú)線(xiàn)基站；3）高吞吐量低功耗數(shù)據(jù)中心存儲(chǔ)、智能網(wǎng)絡(luò)和高度集成的低時(shí)延應(yīng)用加速；4）圖像/視頻處理以及面向新一代顯示、專(zhuān)業(yè)攝像機(jī)、工廠自動(dòng)化、高級(jí)汽車(chē)駕駛員輔助和監(jiān)視系統(tǒng)的嵌入式視覺(jué)；以及5）面向幾乎所有可以想象到的應(yīng)用的尖端連接技術(shù)。 賽靈思公司可編程平臺(tái)部高級(jí)副總裁Victor Peng指出：“賽靈思在其強(qiáng)大的28nm技術(shù)和市場(chǎng)領(lǐng)先基礎(chǔ)上，打造出了20nm上的另一個(gè)突破性產(chǎn)品系列，領(lǐng)先于傳統(tǒng)競(jìng)爭(zhēng)對(duì)手整整一代，而且提供了可超越ASIC和ASSP的關(guān)鍵性?xún)?yōu)勢(shì)。” 在20nm系列開(kāi)發(fā)上， 賽靈思在多個(gè)方面得益于領(lǐng)先競(jìng)爭(zhēng)企業(yè)多年的先發(fā)優(yōu)勢(shì)； 與幾百家實(shí)際客戶(hù)共同調(diào)整優(yōu)化的真正的SoC和3D IC產(chǎn)品；開(kāi)發(fā)新的生態(tài)系統(tǒng)、供應(yīng)鏈和提升質(zhì)量和可靠度的各種工藝流程技術(shù)；并將這些器件與其下一代Vivado設(shè)計(jì)工具“協(xié)同優(yōu)化”；重新定義高性能收發(fā)器在系統(tǒng)中的設(shè)計(jì)優(yōu)化方法等。 這些優(yōu)勢(shì)讓賽靈思能夠?qū)?0nm工藝的附加價(jià)值更有效地引入到28nm工藝所開(kāi)創(chuàng)的并經(jīng)驗(yàn)證的每項(xiàng)技術(shù)中，使賽靈思及其客戶(hù)皆可繼續(xù)穩(wěn)居領(lǐng)先一代的地位。 下一代的All Programmable FPGA 賽靈思20nm 8系列All Programmable FPGA相對(duì)于當(dāng)代產(chǎn)品而言把性能又提高了2倍，功耗又降低了一半，集成度提高了1.5-2倍。這些器件可用于Nx10G/40G有線(xiàn)網(wǎng)絡(luò)、LTE A無(wú)線(xiàn)網(wǎng)絡(luò)的無(wú)線(xiàn)L1基帶協(xié)處理，以及下一代系統(tǒng)加速與連接功能等高增長(zhǎng)應(yīng)用。新一代All Programmable FPGA在如下方面進(jìn)行了重大提升： • 架構(gòu)的提升可將資源利用率提高到90%以上，而針對(duì)布線(xiàn)能力進(jìn)行精心優(yōu)化的算法則可將設(shè)計(jì)收斂加快4倍。 • 針對(duì)系統(tǒng)優(yōu)化的高速收發(fā)器具有無(wú)與倫比的第二代自適應(yīng)均衡、低抖動(dòng)特性，而且功耗最低。 • 存儲(chǔ)帶寬提高兩倍，而且大幅提升了數(shù)字信號(hào)處理和內(nèi)置存儲(chǔ)器的性能。 第二代All Programmable 3D IC 賽靈思第二代3D IC將提供同構(gòu)和異構(gòu)兩種配置，可用于Nx100G/400G智能網(wǎng)絡(luò)、機(jī)架頂部數(shù)據(jù)中心交換器和集成度最高的ASIC原型設(shè)計(jì)等高增長(zhǎng)應(yīng)用。第二代All Programmable 3D IC在如下方面進(jìn)行了重大提升： • 二級(jí)3D互聯(lián)，提供業(yè)界標(biāo)準(zhǔn)接口，芯片間帶寬提高5倍。 • 邏輯容量擴(kuò)大1.5-2倍，收發(fā)器帶寬提高4倍，廣泛集成的內(nèi)存與Interlaken連接功能、流量管理和數(shù)據(jù)包處理IP完美結(jié)合在一起。 • 協(xié)同優(yōu)化設(shè)計(jì)工具，并通過(guò)增強(qiáng)型高度可擴(kuò)展的算法、芯片內(nèi)與芯片間路由功能以及自動(dòng)設(shè)計(jì)收斂將集成度提高兩倍。 第二代All Programmable SoC 賽靈思20nm All Programmable SoC將異構(gòu)處理內(nèi)核和FPGA架構(gòu)完美集成在一起，可加速關(guān)鍵處理功能。該器件可用于汽車(chē)、工業(yè)、科學(xué)、醫(yī)療等應(yīng)用的異構(gòu)無(wú)線(xiàn)網(wǎng)絡(luò)射頻、基帶加速與回程、數(shù)據(jù)中心安全設(shè)備和嵌入式視覺(jué)等高增長(zhǎng)應(yīng)用。第二代All Programmable SoC在如下方面進(jìn)行了重大提升： • 增加處理系統(tǒng)和FPGA架構(gòu)間的帶寬，以加速關(guān)鍵處理功能。 • 提供新一代I/O、收發(fā)器和DDR內(nèi)存接口功能。 • 提供新一代模塊級(jí)功耗優(yōu)化，以及先進(jìn)的SoC級(jí)電源管理。 • 在近期ARM TechCon 2012大會(huì)上宣布的重大提升的基礎(chǔ)上進(jìn)一步增強(qiáng)下一代的安全性。 與Vivado協(xié)同優(yōu)化 與賽靈思突破性7系列28nm產(chǎn)品系列一同推出的Vivado設(shè)計(jì)套件，現(xiàn)針對(duì)20nm產(chǎn)品系列進(jìn)行了進(jìn)一步協(xié)同優(yōu)化，這樣設(shè)計(jì)人員能夠： • 將LUT利用率提升20%，性能提升3個(gè)速度等級(jí)，功耗降低35%。 • 通過(guò)更快的分層規(guī)劃、分析布局布線(xiàn)引擎以及快速增量式工程變更通知單（ECO）支持，將設(shè)計(jì)生產(chǎn)力提升4倍。 • 配合C設(shè)計(jì)流程使用時(shí)，驗(yàn)證運(yùn)行時(shí)間縮短至原來(lái)的1/100以下，而且利用Vivado的IP集成器和封裝器實(shí)現(xiàn)IP重用可將集成速度加快4至5倍。 隨著產(chǎn)品系列的不斷推出，賽靈思還將發(fā)布不同系列產(chǎn)品的更多信息。賽靈思正同戰(zhàn)略客戶(hù)在20nm FPGA方面開(kāi)展通力協(xié)作，并讓客戶(hù)有限度地參與產(chǎn)品定義與技術(shù)相關(guān)文件。 |
