FPGA硬件電路設(shè)計(jì)及FPGA平臺(tái)介紹
臺(tái)灣地區(qū), 如何學(xué)習(xí), 電子產(chǎn)品, 網(wǎng)絡(luò)通訊, 航空航天
2020年03月16日 14:30
1.詞法規(guī)定
1.1間隔符
（類似于C語言）
1.2標(biāo)識(shí)符和關(guān)鍵詞
標(biāo)識(shí)符：英文字母、數(shù)字、$符和下劃線組成（首字符必須為英文字母或下劃線）。
轉(zhuǎn)義標(biāo)識(shí)符：如：\***。
...
2020年03月15日 14:54
LVDS技術(shù)原理和設(shè)計(jì)簡(jiǎn)介
一般計(jì)算機(jī)系統(tǒng)所使用的隨機(jī)存取內(nèi)存主要包括動(dòng)態(tài)與靜態(tài)隨機(jī)存取內(nèi)存兩種，差異在于DRAM需要由存儲(chǔ)器控制電路按一定周期對(duì)存儲(chǔ)器刷新，才能維系數(shù)據(jù)保存，SRAM的數(shù)據(jù)則不需要刷新過程，在上電期 ...
完成SRAM芯片的測(cè)試，需要設(shè)計(jì)測(cè)試電路板。測(cè)試電路板主要提供測(cè)試接口和電源。芯片的控制信號(hào)和數(shù)據(jù)信號(hào)由紅色颶風(fēng)II-Xilinx FPGA 開發(fā)板提供，使用ISE13.2 軟件建立測(cè)試工程，編寫Verilog 測(cè) ...
Achronix創(chuàng)新的機(jī)器學(xué)習(xí)處理器（MLP）突破傳統(tǒng)FPGA運(yùn)算瓶頸
作者：楊宇，Achronix資深現(xiàn)場(chǎng)應(yīng)用工程師
隨著機(jī)器學(xué)習(xí)（Machine Learning）領(lǐng)域越來越多地使用現(xiàn)場(chǎng)可編程門陣列（FPGA）來進(jìn) ...
作者：Achronix資深現(xiàn)場(chǎng)應(yīng)用工程師 黃侖
一個(gè)運(yùn)用NoC來優(yōu)化加解密設(shè)計(jì)的例子
Achronix 最新基于臺(tái)積電（TSMC）的7nm FinFET工藝的Speedster7t FPGA器件包含了革命性的新型二維片上網(wǎng)絡(luò)（ ...
