![]() |
發(fā)布時(shí)間: 2009-8-4 20:45
正文摘要:本帖最后由 changyongid 于 2009-8-4 23:37 編輯 大家好,我在用cadence建立元件庫(kù),畫cpu的時(shí)候遇到了一個(gè)問(wèn)題.. 如圖....是在畫cpu的第三部分時(shí)出現(xiàn)的.. 那幾個(gè)引腳的名字都相同...不知道這個(gè)時(shí)候該怎么 ... |
學(xué)習(xí)中。。。。。。。! |
![]() |
學(xué)習(xí)! |
![]() |
![]() |
看看 |
名稱重復(fù)這個(gè)警告 沒(méi)什么影響吧? |
推薦兄弟去看看于博士的教程,里面都有說(shuō)到! |
學(xué)習(xí)…… |
關(guān)于原理圖中管腳的類型,上面回答了一些,具體分為:三態(tài)門,雙向信號(hào),輸入,開(kāi)路集電極,開(kāi)路發(fā)射極,輸出,無(wú)源端,電源 比如一個(gè)最簡(jiǎn)單的二輸入與非門74LS00, 一個(gè)門電路起碼有2個(gè)輸入一個(gè)輸出,還有電源地,那么定義的時(shí)候就是input output, power了,VCC和GND都輸入POWER類型的,還有別的與非門有使能端就是輸入啦 |
我的理解是電源pin,比如GND,5V,3V什麼VCCpin,設(shè)置為power. 如果該pin在你的電路中是輸入信號(hào)的引腳,那么你要把這個(gè)腳設(shè)置為input 輸出信號(hào)就設(shè)置為output,總的來(lái)說(shuō)就是根據(jù)你那個(gè)pin的電器屬性或者說(shuō)在電路中的作用決定的. 但是前提條件是,在你需要仿真調(diào)試pcb板的情況下,如果不用仿真的話,完全不用太細(xì)究那個(gè)東東 不知道我說(shuō)的對(duì)唄,各位老師,前輩指正指正哈 |
我還有個(gè)問(wèn)題,哈哈,老師們不要嫌煩哦! 就是如果在創(chuàng)建allegro裡面元件封裝的話,我怎么確定零件每個(gè)pad,間距,大小什麼的. 因?yàn)槲铱慈思以?都直接命令輸入坐標(biāo)什麼的,比如x 0 1.27之類的? 那個(gè)要怎么算啊,如果不用命令輸入坐標(biāo),是不是會(huì)不準(zhǔn)啊 |
跟著學(xué)習(xí)…… |
沒(méi)錯(cuò),這些邏輯在仿真的時(shí)候有用,如果只是PCB設(shè)計(jì)的話沒(méi)必要定義這么全,不過(guò)話說(shuō)回來(lái),做一次就做好唄 |
老師,定義管教類型是不是只有仿真的時(shí)候有用? 如果我不需要仿真的話,是不是管教類型可以隨便選? |
很明顯你同樣的管腳定義成了一個(gè)信號(hào)名的,你定義成VDDMOP1 VDDMOP2這樣就不會(huì)有報(bào)警了。 第二個(gè)問(wèn)題,管腳的類型,我給解釋一下上面的圖依次是三態(tài)門,雙向信號(hào),輸入,開(kāi)路集電極,開(kāi)路發(fā)射極,輸出,無(wú)源端,電源 不知道你對(duì)上面這些信號(hào)端的定義是否了解。 |