FET113i-S核心板已支持RISC-V，打造國(guó)產(chǎn)化降本的更優(yōu)解

秦徹呀呀呀

FET113i-S核心板是飛凌嵌入式基于全志T113-i處理器設(shè)計(jì)的國(guó)產(chǎn)工業(yè)級(jí)核心板，憑借卓越的穩(wěn)定性和超高性價(jià)比，FET113i-S核心板得到了客戶朋友們的廣泛關(guān)注。作為一款擁有A7核+RISC-V核+DSP核的多核異構(gòu)架構(gòu)芯片，全志科技于近期釋放了T113-i的RISC-V核（玄鐵C906）資料，飛凌嵌入式也快速進(jìn)行了適配。

1.什么是RISC-V？

RISC-V是一種基于精簡(jiǎn)指令集計(jì)算（RISC）原則的開(kāi)放源代碼指令集架構(gòu)（ISA）。它由加州大學(xué)伯克利分校在2010年首次發(fā)布，并迅速獲得了全球?qū)W術(shù)界和工業(yè)界的廣泛關(guān)注和支持。RISC-V架構(gòu)以其開(kāi)放、簡(jiǎn)潔、可擴(kuò)展的特性，正逐漸成為全球半導(dǎo)體產(chǎn)業(yè)中一股不可忽視的力量。

2.T113-i的RISC-V有何優(yōu)勢(shì)？

高效能與低功耗

RISC-V架構(gòu)遵循精簡(jiǎn)指令集計(jì)算機(jī)的原則，通過(guò)簡(jiǎn)化硬件設(shè)計(jì)，提高執(zhí)行效率，降低了開(kāi)發(fā)成本。T113-i處理器中的RISC-V核能夠高效地完成各種計(jì)算任務(wù)，同時(shí)保持較低的功耗，非常適合于資源受限的邊緣計(jì)算環(huán)境。

模塊化與可擴(kuò)展性

RISC-V架構(gòu)設(shè)計(jì)簡(jiǎn)潔，采用模塊化設(shè)計(jì)，可以根據(jù)需求選擇不同的指令集擴(kuò)展。T113-i處理器中的RISC-V核支持多種標(biāo)準(zhǔn)化擴(kuò)展指令集，如M（整數(shù)乘除法）、A（原子操作）、F/D/Q（單/雙/四精度浮點(diǎn)運(yùn)算）等，可以根據(jù)實(shí)際應(yīng)用場(chǎng)景的需要進(jìn)行靈活組合添加。

開(kāi)放標(biāo)準(zhǔn)與無(wú)授權(quán)費(fèi)用

RISC-V是開(kāi)源的，允許任何人免費(fèi)使用和擴(kuò)展，無(wú)需授權(quán)費(fèi)用。這極大地促進(jìn)了技術(shù)的共享和創(chuàng)新，降低了產(chǎn)品的開(kāi)發(fā)成本。

滿足實(shí)時(shí)性需求

在T113-i的A7核、RISC-V核和DSP核可以同時(shí)運(yùn)行，實(shí)現(xiàn)一芯多用，異構(gòu)同時(shí)用。這種設(shè)計(jì)提高了系統(tǒng)的整體性能，并滿足了多樣化的應(yīng)用場(chǎng)景需求。其中，RISC-V核可以匹配對(duì)實(shí)時(shí)性要求較高的應(yīng)用場(chǎng)景，確保系統(tǒng)能夠迅速響應(yīng)并處理各種實(shí)時(shí)數(shù)據(jù)。

3.國(guó)產(chǎn)化降本的優(yōu)質(zhì)之選

已完成RISC-V核適配的飛凌嵌入式FET113i-S核心板含稅最低僅需88元；整板工業(yè)級(jí)品質(zhì)使其可以應(yīng)對(duì)更多更復(fù)雜的應(yīng)用場(chǎng)景；全面的外設(shè)接口資源也讓核心板兼具強(qiáng)大易用性和泛用性；此外，100%的元器件國(guó)產(chǎn)化率也意味著安全性和競(jìng)爭(zhēng)力的提升——FET113i-S核心板是助力新基建領(lǐng)域?qū)崿F(xiàn)國(guó)產(chǎn)化替代升級(jí)的優(yōu)質(zhì)之選。

不僅產(chǎn)品本身的優(yōu)勢(shì)明顯，飛凌嵌入式穩(wěn)定的供應(yīng)能力與強(qiáng)大的技術(shù)支持能力也是幫助客戶項(xiàng)目快速落地、搶占市場(chǎng)先機(jī)的有利保障。