色偷偷偷久久伊人大杳蕉,色爽交视频免费观看,欧美扒开腿做爽爽爽a片,欧美孕交alscan巨交xxx,日日碰狠狠躁久久躁蜜桃

FPGA/CPLD文章列表

利用EPLD實(shí)現(xiàn)TMS320C5402與SDRAM接口

在多媒體應(yīng)用中,多媒體信息絕大部分是視頻數(shù)據(jù)和音頻數(shù)據(jù),而數(shù)字化的視頻數(shù)據(jù)和音頻數(shù)據(jù)的數(shù)據(jù)量是非常龐大的。為了能夠及時完整地處理前端采集的數(shù)據(jù),一般系統(tǒng)都采用高速DSP和大容量緩沖存 ...
2010年06月24日 10:18   |  
EPLD   SDRAM   TMS320C5402   接口  

基于VHDL的交通燈控制器設(shè)計

應(yīng)用VHDL語言設(shè)計數(shù)字系統(tǒng),大部分設(shè)計工作可在計算機(jī)上完成,從而縮短系統(tǒng)開發(fā)時間,提高工作效率。下面介紹基于VHDL設(shè)計交通燈控制器的一種方案,并給出源程序和仿真結(jié)果。 1 系統(tǒng)功能與 ...
2010年06月24日 10:01   |  
VHDL   交通燈   控制器  

基于FPGA的全數(shù)字鎖相環(huán)路的設(shè)計

數(shù)字鎖相環(huán)路已在數(shù)字通信、無線電電子學(xué)及電力系統(tǒng)自動化等領(lǐng)域中得到了極為廣泛的應(yīng)用。傳統(tǒng)的全數(shù)字鎖相環(huán)路(DPLL)是由中、小規(guī)模TTL集成電路構(gòu)成。這類DPLL工作頻率低,可靠性較差。隨著集 ...
2010年06月23日 23:16   |  
FPGA   全數(shù)字   鎖相環(huán)路  

基于CPLD的開放式四軸運(yùn)動控制器的設(shè)計

作為運(yùn)動控制的核心部件,運(yùn)動控制器普遍采用16位或32位微控制器,其靈活的系統(tǒng)集成方式和高速的指令執(zhí)行速度提高了運(yùn)動控制性能、改善了控制系統(tǒng)的精度、增強(qiáng)了系統(tǒng)構(gòu)造的靈活性。如DeltaTau公 ...
2010年06月23日 23:07   |  
CPLD   開放式   控制器   四軸運(yùn)動  

VHDL語言中信號設(shè)置的不同方式及注意事項

1概述 VHDL是一種快速的電路設(shè)計工具,功能涵蓋 了電路描述、電路合成、電路仿真等三大電路設(shè)計工作。目前廣泛使用的軟件有Altera公司出品的 MAX+PLUSII,Xinlinx公司的Foundation等。 ...
2010年06月23日 14:46   |  
VHDL   信號設(shè)置   注意事項  

SDH中E1接口分接復(fù)用器VHDL設(shè)計及FPGA實(shí)現(xiàn)

為擴(kuò)大數(shù)字通信系統(tǒng)的傳輸容量,信道上的信號都是在發(fā)送端分接,在接收端復(fù)接。在通信接口電路中能完成這一功能的電路就叫作分接復(fù)用器。 該分接復(fù)用器提供了標(biāo)準(zhǔn)的E1接口可供SDH系統(tǒng)方便使 ...
2010年06月23日 14:12   |  
E1接口   FPGA   SDH   VHDL   分接復(fù)用器  

FPGA在鎖相頻率合成中的應(yīng)用

鎖相環(huán)路由于具有高穩(wěn)定性、優(yōu)越的跟蹤性能及良好的抗干擾性,在頻率合成中得到了廣泛應(yīng)用。但簡單的鎖相環(huán)路對輸出頻率、頻率分辨率等指標(biāo)往往不能滿足要求,所以要對簡單鎖相環(huán)路加以改進(jìn)。小 ...
2010年06月23日 10:57   |  
FPGA   鎖相頻率  

FPGA在數(shù)字式頻分多路副載波解調(diào)器中的應(yīng)用

隨著大規(guī)模集成電路技術(shù)和微型計算機(jī)技術(shù)的飛速發(fā)展,計算機(jī)化已經(jīng)成為遙測技術(shù)發(fā)展的方向和特征。傳統(tǒng)的模擬式頻分多路遙測系統(tǒng)已越來越無法適應(yīng)現(xiàn)代遙測技術(shù)的發(fā)展。因?yàn)樗哂幸韵轮旅娜秉c(diǎn) ...
2010年06月23日 10:55   |  
FPGA   多路副載波   解調(diào)器   數(shù)字式頻分  

CPLD在信號濾波和抗干擾中的應(yīng)用

1 濾波和抗干擾概述 單片機(jī)應(yīng)用系統(tǒng)的輸入信號常含有種種噪聲和干擾,它們來自被測信號源、傳感器、外界干擾源等。為了提高測量和控制精度,必須消除信號中的噪聲和干擾。噪聲有兩大類:一類 ...
2010年06月23日 10:42   |  
CPLD   抗干擾   信號濾波  

基于FPGA的微處理器內(nèi)核設(shè)計與實(shí)現(xiàn)

與傳統(tǒng)投片實(shí)現(xiàn)ASIC相比,F(xiàn)PGA具有實(shí)現(xiàn)速度快、風(fēng)險小、可編程、可隨時更改升級等一系列優(yōu)點(diǎn),因而得到了越米越廣泛的應(yīng)用。MCS-51應(yīng)用時間長、范圍廣,相關(guān)的軟硬件資源豐富,因而往往在FPGA應(yīng) ...
2010年06月21日 13:39   |  
FPGA   內(nèi)核設(shè)計   微處理器  

基于FPGA的16QAM調(diào)制器設(shè)計與實(shí)現(xiàn)

為了滿足現(xiàn)代通信系統(tǒng)對傳輸速率和帶寬提出的新要求。人們不斷地推出一些新的數(shù)字調(diào)制解調(diào)技術(shù)。正交幅度調(diào)制解調(diào)(quadrature ampli-tude modulation and demodulation)就是一種高效的數(shù)字調(diào)制 ...
2010年06月21日 13:37   |  
16QAM   FPGA   調(diào)制器  

基于CPLD的聲發(fā)射信號傳輸系統(tǒng)設(shè)計

聲發(fā)射技術(shù)是光纖傳感技術(shù)和聲發(fā)射技術(shù)相結(jié)合的產(chǎn)物,是目前聲發(fā)射技術(shù)的發(fā)展趨勢。它將高靈敏度聲發(fā)射傳感器安裝于受力構(gòu)件表面以形成一定數(shù)目的傳感器陣列,實(shí)時接收和采集來自于材料缺陷的聲 ...
2010年06月21日 10:06   |  
CPLD   傳輸系統(tǒng)   聲發(fā)射信號  

廠商推薦

本周文章排行榜

關(guān)于我們  -  服務(wù)條款  -  使用指南  -  站點(diǎn)地圖  -  友情鏈接  -  聯(lián)系我們
電子工程網(wǎng) © 版權(quán)所有   京ICP備16069177號 | 京公網(wǎng)安備11010502021702
返回頂部